- •1.Кодирование логической и двоичной информации электрическими сигналами.
- •2. Потенциальная система кодирования, положительная и отрицательная логика .
- •3. Реализация ф–ии “и” на диодах.
- •4. Реализация ф–ии “или” на диодах.
- •5. Реализация ф–ии “не” на диодах.
- •6. Ттл элемент, схема, работа.
- •Переходная характеристика ттл элемента.
- •8. Ттл элемент, выходные характеристики.
- •9. Разновидности схем логических элементов.
- •10. Соединение логических элементов.
- •11. Соединение логических элементов и пассивных радиокомпонентов.
- •12. Асинхронный rs триггер.
- •13. Синхронный rs триггер.
- •14. D триггер-защёлка.
- •15. D триггер с динамической блокировкой входов.
- •16. Универсальный jk триггер.
- •17. Счётный триггер.
- •18. Счётчики, общие положения.
- •19. Двоичные счётчики.
- •20. Недвоичные счётчики.
- •21. Счётчики с параллельным переносом.
- •22. Параллельные регистры.
- •23. Сдвиговые регистры.
- •24. Реверсивные регистры.
- •25. Линейные дешифраторы.
- •26. Матричные дешифраторы.
- •27. Пирамидальный дешифратор.
- •28. Мультиплексор.
- •29. Реализация логических функций на мультиплексоре.
- •30. Одноразрядный сумматор.
- •31. Последовательный многоразрядный сумматор.
- •32. Параллельный многоразрядный сумматор.
- •34. Ттл элемент памяти.
- •36. Запоминающий элемент пзу.
- •37. Запоминающий элемент динамической памяти.
- •38. Организация бис зу.
- •39. Структурная схема бис зу.
- •40. Модуль памяти статического озу.
- •41. Триггер Шмитта.
- •42. Мультивибратор.
- •43 Формирователь импульсов.
- •44. Одновибратор.
- •45. Индикация состояния выхода логического элемента .
- •46. Статическая индикация.
- •47. Определение интервала времени по заданным уровням в цепях первого порядка .
- •49. Цап на суммировании токов.
- •50. Цап на резистивной матрице r-2r.
- •51. Ацп ─ общие принципы построения, погрешности.
- •52. Параллельный ацп.
- •53. Ацп последовательного приближения.
- •54. Ацп двойного интегрирования.
24. Реверсивные регистры.
Если в зависимости от управляющих сигналов в регистре может быть реализован как сдвиг вправо так и влево, то такой регистр называют реверсивным.
Регистр построен на динамических D триггерах, для организации схемотехнических переключений в различных режимах работы в качестве ключей использованы элементы выполняющие функции 2И-3ИЛИ. Организованы управляющие входы S0, S1, S2, R, C и информационные ─ D1, D2, D3, D4, DR и DL. Вход R ─ асинхронный сброс в нулевое состояние, вход С ─ синхронизирующий записи и сдвига. Входы S0, S1, S2 ─ выбор режима работы: S0=1, S1=S2=0 ─ сдвиг вправо; S1=1, S0=S2=0 ─ параллельное занесение информации; S2=1, S0=S1=0 ─ сдвиг влево. D1, D2, D3, D4 ─ входы, на которые подается запоминаемое слово при параллельном занесении информации, DR ─ последовательный вход при сдвиге вправо и DL ─ последовательный вход при сдвиге влево.
25. Линейные дешифраторы.
По способу схемотехнической реализации дешифраторы подразделяются на: линейные, матричные и пирамидальные. Дешифратор комбинационное устройство с n входами и не более чем выходами, обеспечивающее для каждого значения n-разрядного входного слова появление активного сигнала только на одном из к выходов. Если количество выходов дешифратора определяется соотношением , то дешифратор называется полным.
При построении схемы левее линейки элементов 2И проведены четыре линии, на которые подаются сами входные переменные (разряды входного слова) и их инверсии, т.е. используется парафазное представление информации. Соединение входов элементов 2И с входными переменными производится в соответствии с уравнениями дешифрации и соответственно выходы элементов, являющиеся выходами дешифратора, получают обозначения (d0 -- d3). В связи с тем, что основой такого дешифратора является линейка логических элементов его называют -- линейный дешифратор. Для уменьшения количества входов нужно перейти к однофазному представлению входной информации.
26. Матричные дешифраторы.
Матричный дешифратор относится к многоступенчатым дешифраторам. В первой ступени такого дешифратора используют несколько линейных дешифраторов. Во второй и остальных ступенях используют объединение выходов дешифраторов первой ступени по матричной схеме.
27. Пирамидальный дешифратор.
Пирамидальный дешифратор является многоступенчатым дешифратором, количество ступеней в котором n = M - 1. Количество элементов И в каждой ступени , где i -- номер ступени. Следовательно, общее количество элементов И в пирамидальном дешифраторе . Основная особенность построения пирамидального дешифратора состоит в том, что для построения схемы во всех ступенях дешифратора используются только элементы 2И, с обязательным подключением выхода элемента i-ой ступени к входам только двух элементов i+1-ой ступени.
28. Мультиплексор.
Мультиплексор ─ комбинационное устройство, предназначенное для подключения одного из n информационных входов к единственному выходу. Помимо информационных входов мультиплексор имеет адресные входы, на которые подается в параллельном коде адресное слово. Между количеством информационных входов и разрядностью адресного слова существует однозначное соотношение , где: n ─ количество информационных входов, k ─ количество разрядов адресного слова.
В ее состав входят: дешифратор D1(выходы активны высоким уровнем), логические элементы 2И, выполняющие функции ключей, логический элемент 4ИЛИ. Схема работает следующим образом. Дешифратор имеет активный уровень только на одном из выходов, номер активного выхода определяется значением адреса А0, А1. Сигнал высокого уровня с выхода дешифратора разрешает прохождение информационного сигнала через один элемент 2И. На выходах других элементов 2И будет нулевой уровень и, следовательно, на выходе элемента 4ИЛИ будет сигнал прошедший через элемент 2И. При изменении адресного слова будет меняться открываемый элемент 2И.