Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
лаб. раб. МСТ.doc
Скачиваний:
54
Добавлен:
24.12.2018
Размер:
356.35 Кб
Скачать

Лабораторная работа № 7 Исследование оперативного запоминающего устройства, мультиплексорного способа организации общей шины и модели четырехразрядной микроЭвм с ручным устройством управления.

ЦЕЛЬ РАБОТЫ:

  1. Изучить и исследовать оперативное запоминающее устройство (ОЗУ)

  2. Изучить и исследовать модель четырехразрядной микроЭВМ с ручным устройством управления

ТЕХНИЧЕСКОЕ ОПИСАНИЕ:

Работа выполняется на плате П6 с технологическими картами VI-3, VI-2.

Схема VI-2 предназначена для исследования модели микропроцессора с встроенным ОЗУ и мультиплексированием общей шины.

В состав исследуемой микроЭВМ входят:

- устройство ввода данных и сигналов управления (SA1 – SA5, SB1 – SB3);

- процессор на элементах D1, D5 – D10 со структурой, типичной для малоразрядных микропроцессоров;

- оперативное запоминающее устройство (D4);

- шина процессора с мультиплексорным управлением (D2);

- устройство вывода данных (светодиодный дисплей).

Список операций, выплнняемых АЛУ, и соответствующие им коды приведены в таблице 7.1.

Таблица 7.1 – Таблица входных кодов и выполняемых операций

№ п/п

Код операции

Операция (сигнал на выходе)

Тип операции

Р0

6

М

5

S4

4

S3

3

S2

2

S1

1

код

«16»

0

1

1

0

0

1

1

3

0 0 0 0

присвоение или логические операции над одним операндом

1

1

1

1

1

0

0

С

1 1 1 1

2

1

1

1

1

1

1

F

A

3

1

1

0

0

0

0

0

Ā

4

1

1

1

0

1

0

А

В

5

1

1

0

1

0

1

5

6

1

1

1

1

1

0

E

логические операции над двумя переменными

7

1

1

0

0

0

1

1

8

1

1

1

0

1

1

B

9

1

1

0

1

0

0

4

А

1

1

0

1

1

0

6

В

1

1

1

0

0

1

9

С

1

0

1

0

0

1

9

A + B

арифметичес-кие операции

D

0

0

0

1

1

0

6

A - B

E

1

0

1

1

0

0

C

A + A

F

1

0

1

1

1

1

F

A - 1

Схема VI-3 предназначена для исследования ОЗУ и мультиплексного способа организации общей шины. Является упрощенным вариантом схемы VI-2, в которой исключено АЛУ и сопровождающие его регистры. При работе со схемой VI-3 соблюдается следующая последовательность операций:

  1. Ввод данных в любое устройство схемы осуществляется при помощи счетчика (D10) и кнопки SB1.

  2. Для контроля над введенными данными их надо передать на общую шину. Эта передача осуществляется при помощи адресно-управляемого мультиплексора (D2). При А = 0 (устанавливается кнопкой SB2, контролируется HL1) общая шина «захватывается» счетчиком D10. Число, поступившее на общую шину, индицируется блоком индикации БИ в шестнадцатиричном коде и одновременно поступает на входы данных ОЗУ (D4) и регистра адреса ОЗУ (D8).

  3. В зависимости от того, чем является введенное число (адресом ячейки ОЗУ или данными, подлежащими записи в ОЗУ), тумблерами SA3, SA2, SA1 набирается код соответствующего устройства (011 – регистр алреса или 110 – ОЗУ). Затем по нажатию кнопки SB3 производится запись числа, находящегося на общей шине в регистр адреса (D8, контролируется HL2) или по ранее установленному адресу в соответствующую ячейку ОЗУ (D4, контролируется HL3).

  4. Для считывания чисел, записанных в ОЗУ, кнопкой SB1 набирают адрес ячейки, подлежащей считыванию (А = 0, HL1 – не светится, адрес контролирует БИ). Затем при SA3, SA2, SA1 = 011 нажатием кнопки SB3 переписывают адрес в RG-А (D8) и после этого по нажатию кнопки SB2 при помощи мультиплексора D2 (А=1, HL1 – светится) передают на общую шину и БИ информацию из ОЗУ.

ПОРЯДОК ВЫПОЛНЕНИЯ:

  1. Зарисуйте в тетради принципиальную схему для исследования ОЗУ.

  2. Зарисуйте в тетради функциональные схемы различных типов адресно-управляемых ОЗУ.

  3. Зарисуйте в тетради внутреннюю структуру ИМС типа К155РУ2.

  4. Установите на стенде карту VI-3.

  5. Запишите в первые пять и последние три ячейки информацию, заданную преподавателем, в шестнадцатиричном коде.

  6. Считайте записанную информацию.

  7. Измените на стенде карту на VI-2.

  8. Разработайте алгоритм и составьте программу в машинных кодах (операции с SA1 – SA5 и SB1 – SB3) для выполнения несложных действий (не менее 5 действий) над четырехразрядными числами с обязательным использованием промежуточных результатов, заносимых в ОЗУ. Диапазон исходных чисел, число и характер выполняемых операций должны ограничиваться сверху, чтобы не вызвать переполнения разрядной сетки. Любой промежуточный результат не должен быть больше F(16), а окончательный 1F(16) (при арифметических операциях).

ВОПРОСЫ К ЗАЧЕТУ:

  1. Знать основные характеристики ОЗУ «больших» и персональных ЭВМ.

  2. Знать особенности ячеек статической и динамической памяти.

  3. Знать основные возможности наращивания ОЗУ. (Схемы с открытым коллектором и третьим состоянием выхода).

  4. Знать особенности организации обмена данными между несколькими устройствами при помощи мультиплексирования общей шины.

  5. Знать назначение всех узлов операционного блока.

  6. В чем заключается сущность режима хранения информации в запоминающих устройствах?

  7. Привести примеры использования микроЭВМ в бытовой технике.