- •1. Неймановская структура эвм. Устройство управления с "жесткой логикой" и программируемой логикой и их влияние на структуру эвм и систем.
- •2. Типы интерфейсов. Правила для разработчиков интерфейса.
- •3. Системы счисления, используемые в информационных системах и их особенности. Выбор оптимальной системы счисления для эвм и информационных систем.
- •4. Правило перевода целых и дробных чисел из одной позиционной системы счисления в другую.
- •5. Форма и диапазон представления чисел с плавающей запятой в информационных системах
- •6. Форма и диапазон представления чисел с фиксированной запятой в информационных системах
- •7. Влияние основания системы счисления на диапазон представления чисел в эвм и информационных системах
- •9. Кодирование двоичных чисел при выполнении арифметических операций. Пк и ок. Выполнение в них алгебраического сложения чисел.
- •10.Дополнительный код. Выполнение алгебраического сложения чисел.
- •11. Сложение двоичных чисел, представленных в форме с плавающей запятой.
- •12. Переполнение разрядной сетки при выполнении алгебраического сложения в обратном и дополнительном кодах.
- •13. Методы обнаружения переполнения разрядной сетки. Модифицированные обратный и дополнительный коды.
- •14. Логические основы эвм и систем. Понятие логической комбинационной схемы и цифрового автомата.
- •15. Основные законы и задачи алгебры логики.
- •16. Способы задания переключательных функций. Понятие о функционально полных наборах переключательных функций.
- •17. Методы минимизации переключательных функций в базисе и-не; или-не; и, или, не.
- •18. Минимизация переключательных функций методом уменьшения числа инверсий.
- •19. Синхронные и асинхронные триггерные схемы
- •20. Применение триггерных схем для подавления дребезга контактов.
- •22. Операционные узлы эвм. Двоичные счетчики с коэффициентом пересчета кратным степени 2.
- •23.Операционные узлы эвм. Двоичные счетчики с коэффициентом пересчета не кратным степени 2 (с произвольным модулем).
- •24.Операционные узлы эвм. Регистры памяти (накопительные).
- •25.Операционные узлы эвм. Регистры сдвига.
- •26. Операционные узлы эвм. Регистры реверсивные.
- •27. Синхронные двоичные счетчики с параллельным переносом.
- •28.Структура буферного (сверхоперативного) запоминающего устройства с прямой адресацией
- •29. Линейные и многоступенчатые дешифраторы.
- •30. Шифраторы (кодеры).
- •31.32.Мультиплексоры.
- •33. Демультиплексор.
- •34. Постоянные запоминающие устройства матричного и программируемого пользователем типа, их назначение и структура.
- •35. Синтез сумматора на 3 входа (полного сумматора) в базисе и-или-не.
- •36. Структурная организация эвм. Организация связи между блоками эвм. Типы интерфейсов.
- •37. Двоичный сумматор накапливающего типа
- •38. Десятичный сумматор.
- •39. Многоразрядные последовательные и параллельные сумматоры.
- •40. Вычисления логических условий.
- •41. Схемы сравнения слов на равенство и неравенство.
- •43. Принципы построения микропрограммных автоматов с "жесткой логикой". Абстрактная и структурная модели цифровых автоматов.
- •44. Способы задания цифровых автоматов. Автоматы Мили и Мура.
- •45. Система прерывания с циклическим опросом.
- •46. Канонический метод структурного синтеза автоматов.
- •47. Синтез микропрограммного автомата Мили по граф-схеме алгоритма.
- •48. Микропрограммируемый автомат Уилкса.
- •49. Синтез микропрограммного автомата Мура по граф-схеме алгоритма
- •50. Управляющие автоматы с программируемой логикой. Способы кодирования микрокоманд. Прямое и косвенное кодирование микроопераций.
- •51. Структура и функционирование микропрограммируемого управляющего автомата.
- •52. Принцип выполнения умножения двоичных чисел с плавающей и фиксированной запятой.
- •53. Структура памяти эвм. Запоминающие устройства, их основные параметры.
- •54. Оперативное, постоянное и внешнее запоминающее устройство.
- •55. Структура запоминающего устройства с произвольным доступом.
- •56. Двоичные счетчики со сквозным переносом. Двоичный синхронный суммирующий счётчик со сквозным ускоренным переносом на jk-триггерах
- •57. Структура запоминающего устройства со стековой организацией.
- •58. Структура запоминающего устройства с магазинной организацией.
- •59. Организация оперативной памяти. Многоблочная память.
- •60. Организация оперативной памяти с многоканальным доступом. Схема анализа приоритета при подключении каналов.
- •61. Организация памяти. Иерархические уровни. Двух- и трехуровневая организация памяти.
- •62.Организация прямого доступа к памяти
- •63. Двоичные сумматоры. Синтез сумматора на 2 входа
- •64. Программируемая логическая матрица и проектирование схем с их использованием
- •65. Команды эвм. Форматы команд, адресность и модификация команд. Признаки адресации информпации. Неявная и непосредственная адресация.
- •66. Прямая и прямая регистровая адресация.
- •67. Косвенная регистровая адресация
- •68. Задачи, возлагаемые на систему адресации. Автоинкрементая и автодекрементная адресация.
- •69. Принципы защиты информации. Защита информации при страничной адресации.
- •70. Организация виртуальной памяти
- •71. Принципы организации системы прерывания программ. Характеристики систем прерывания. Система прерывания с регистром прерывания.
- •Система с регистром прерывания
- •Система прерывания с циклическим доступом
- •Система прерывания с запоминанием состояния
- •72. Минимизация абстрактных автоматов.
- •73. Арифметико-логические устройства (алу). Классификация алу.
- •74. Методы умножения двоичных чисел.
- •1) Умножение начиная с младших разрядов множителя:
- •2) Умножение начиная со старших разрядов множителя:
- •75. Умножение двоичных чисел с фиксированной запятой в дополнительных кодах.
- •76. Граф-схема умножения двоичных чисел с фиксированной запятой.
- •1) Умножение начиная с младших разрядов множителя:
- •2) Умножение начиная со старших разрядов множителя:
- •77. Защита от прерываний. Маскирование сигналов прерывания.
35. Синтез сумматора на 3 входа (полного сумматора) в базисе и-или-не.
a |
b |
c |
S |
P |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
S= |
S=
P=
S =
P=
1
1
1
C
S
a
b
P
36. Структурная организация эвм. Организация связи между блоками эвм. Типы интерфейсов.
Архитектура ЭВМ - концептуальная СТРУКТУРА вычислительной машины, определяющая проведение обработки информации и включающая методы преобразования информации в данные и принципы взаимодействия технических средств и программного обеспечения.
В настоящее время наибольшее распространение в ЭВМ получили 2 типа архитектуры: принстонская (фон Неймана) и гарвардская.
Фон Нейман осознал, что создание компьютеров с большим количеством переключателей и кабелей требует длительного времени и очень утомительно. Он пришел к мысли, что программа должна быть представлена в памяти компьютеров цифровой форме, вместе с данными. Он также отметил, что десятичная арифметика, используемая в машине ENIAC, где каждый разряд представлялся 10 электронными лампами (1 включена и 9 выключены), должна быть заменена бинарной арифметикой.
Основной проект, который он описал вначале, известен сейчас как фон-неймановская вычислительная машина. Он и сейчас является основой большинства современных цифровых компьютеров. Этот замысел и машина IAS оказали очень большое влияние на дальнейшее развитие компьютерной техники, поэтому стоит кратко описать его. Схема архитектуры этой машины дана на рисунке.
Машина фон Неймана состояла из пяти основных частей:
-
памяти
-
арифметико-логического устройства
-
устройства управления
-
устройств ввода и вывода.
Устройство управления и арифметико-логическое устройство в современных компьютерах объединены в один блок – процессор, являющийся преобразователем информации, поступающей из памяти и внешних устройств (сюда относятся выборка команд из памяти, кодирование и декодирование, выполнение различных, в том числе и арифметических, операций, согласование работы узлов компьютера).
Память (ЗУ) хранит информацию (данные) и программы. Запоминающее устройство у современных компьютеров “многоярусно” и включает оперативное запоминающее устройство (ОЗУ), хранящее ту информацию, с которой компьютер работает непосредственно в данное время (исполняемая программа, часть необходимых для нее данных, некоторые управляющие программы), и внешние запоминающие устройства (ВЗУ) гораздо большей емкости, чем ОЗУ, но с существенно более медленным доступом (и значительно меньшей стоимостью в расчете на 1 байт хранимой информации). На ОЗУ и ВЗУ классификация устройств памяти не заканчивается – определенные функции выполняют и СОЗУ (сверхоперативное запоминающее устройство), и ПЗУ (постоянное запоминающее устройство), и другие подвиды компьютерной памяти.
В построенной по описанной схеме ЭВМ происходит последовательное считывание команд из памяти и их выполнение. Номер (адрес) очередной ячейки памяти, из которой будет извлечена следующая команда программы, указывается специальным устройством – счетчиком команд в УУ. Его наличие также является одним из характерных признаков рассматриваемой архитектуры.
Разработанные фон Нейманом основы архитектуры вычислительных устройств оказались настолько фундаментальными, что получили в литературе название “фон-неймановской архитектуры”. Подавляющее большинство вычислительных машин на сегодняшний день – фон-неймановские машины. Исключение составляют лишь отдельные разновидности систем для параллельных вычислений, в которых отсутствует счетчик команд, не реализована классическая концепция переменной и имеются другие существенные принципиальные отличия от классической модели (примерами могут служить потоковая и редукционная вычислительные машины).
Интерфейс — это совокупность линий и шин сигналов, электрических схем, а также алгоритмов (протоколов), осуществляющих обмен информацией между устройствами ЭВМ. Он унифицирует состав и назначение линий связи, определяет последовательность сигналов при выполнении операций, временные соотношения и переходные процессы в линиях.
Линии, сгруппированные по функциональному признаку или назначению, называют шинами интерфейса. Совокупность всех линий образует магистраль интерфейса.
Надежность и производительность ЭВМ во многом зависят от характеристик интерфейсов.
Для разделения функций управления центральным процессором и периферийными устройствами в состав ЭВМ включаются дополнительные устройства - каналы ввода-вывода (КВВ), задачей которых является обеспечение взаимодействия центрального процессора и ПУ.
Характерная особенность КВВ заключается в том, что канал работает по хранимой в памяти программе, т. е. так же, как процессор. Следовательно, КВВ, по существу, является специализированным процессором ввода-вывода. В результате центральный процессор полностью освобождается от обслуживания операций обмена периферийных устройств с памятью. КВВ взаимодействует с ПУ через стандартные устройства сопряжения - интерфейсы и устройства управления периферийными устройствами - контроллеры. В структуре ЭВМ используются интерфейсы четырех типов:
- оперативной памяти (через интерфейс осуществляется обмен информацией между ОП, процессором и каналами);
- «процессор—канал», необходимый для обмена управляющими сигналами между ними;
- ввода-вывода (через интерфейс контроллеры ПУ подключаются к каналу);
- устройств (с помощью интерфейса ПУ подключаются к контроллеру).
От характеристик интерфейса зависит быстродействие и надежность ЭВМ. Интерфейс должен быть стандартизирован с тем, чтобы он обеспечивал связь процессора и оперативной памяти с любым периферийным устройством (ПУ). Необходимое преобразование формата данных должно производиться в ПУ. Алгоритмы функционирования интерфейса и управляющего сигнала также должны быть стандартизированы.