Организация шины процессора и циклы шины

ШИ ЦП i486 предназначен для связи с другими устройствами. Сигналы шины по их функциям классифицируются (объединяются) в группы (см. рис.1);

• адреса 32 бита;

• данных 32 бита;

• управления и арбитража;

• определения цикла шины;

• управление размером передаваемых данных;

• управления внешней кэш-памятью;

• управления ошибками передач и с ПЗ.

Среди особенностей ШИ ЦП i486 следует отметить;

• немультиплексированные 32-разрядные шины адреса и данных;

• одночастотную (1х) синхронизацию (ранее было две частоты для различных устройств путем деления опорной частоты);

• операции захвата, блокирования и псевдоблокирования шины;

• пакетные передачи по 16 байт;

• кэшируемые передачи;

• поддержку согласованности внутренней и внешней кэш-памяти (УУ ЦП вырабатывает управляющие сигналы для внешней кэш-памяти, а наличие внешней кэш-памяти задается в регистрах управления ЦП);

• обработку ошибок с ПЗ (ранее сопроцессор подключался к СШ и был внешним по отношению к БИС ЦП);

• поддержку 8/16-разрядных периферийных устройств для совместимости с младшими моделями и другие.

Адресное пространство команд отделено от адресного пространства ввода/вывода, т.е. их адреса могут пересекаться. Допускается адресация памяти до 4 Гбайт (32-разрядные адреса). Адресные пространства памяти и ввода/вывода имеют аппаратную поддержку защиты и мультизадачности.

ОП реализована в виде четырех банков памяти по байту. Для программиста доступны 8/16/32-разрядные данные, задаваемые префиксом и КОП и другие структуры данных (строки, ПЗ и т.д.).

Для реализации доступа к байту, слову, двойному слову на аппаратном уровне ЦП вырабатывает сигналы на шину управление размером сигналы ВЕ#3-BE0#, определяющие выбор банков ОП, к которым осуществляется обращение.

Данные считаются выровненными в ОП, если адрес кратен их ширине. Однако в ЦП i486 данные считаются выровненными, если их можно считать за одно обращение к памяти.

Выравнивание данных влияет на производительность процессора, так как передача выровненных слов и двойных слов занимает один цикл шины, а не выровненных два.

Структура портов ввода/вывода.

Порты ввода/вывода имеют 3 типа структур: 8-, 16-, 32-разрядные. ЦП поддерживает два базовых способа адресации к портам ВВ:

• по командам IN и OUT через отдельное адресное пространство ВВ, которое имеет две модификации:

• прямая адресация портов ВВ с помощью байта (номера порта ВВ), указываемого в команде, и допускает адреса в диапазоне от 0 до 255;

• косвенная регистровая адресация через регистр DX с отображением на адресное пространство ВВ 64 Кбайта (диапазон от 0 до 65535):

• с отображением на адресное пространство памяти, причем порты ВВ считаются адресами памяти и для доступа к портам применяется система команд общего назначения (без использования команд IN и OUT), а также обеспечивается защита памяти механизмом сегментации и страничной организации.

16-разрядные порты должны быть выровнены по четным адресам, чтобы все слова можно было передавать за один цикл шины, а 32-разрядные порты ВВ - по адресам, кратным четырем.

Для взаимодействия с 8-, 16- и 32-разрядными внешними устройствами имеется возможность задавать размер шины с помощью сигналов шинного интерфейса ЦП BS16# и BS8#. Размер шины задается в префиксе команды или в КОП.

Циклы шины.

Взаимодействие ЦП с внешними компонентами системы по отношению к ЦП реализуются с помощью циклов шины, которые образуют две основные группы:

Кодирование циклов шины:

1. Группа циклов передачи данных, в которую входят циклы: M/IO# D/C# W/R#

• предвыборки команд из памяти: 1 0 0

• считывание данных из памяти: 1 1 0

• считывание данных из подсистемы ввода/вывода: 0 1 0

• запись данных в память: 1 1 1

• запись данных в подсистему ввода/вывода. 0 1 1

2. Группа особых циклов шины, в которую входят циклы:

• подтверждение прерывания: 0 0 0

• четыре специальных цикла шины: 0 0 1

 останов (формирует код команда HLT);

 отключение (ЦП прекращает все операции по защите);

 очистка кэш-памяти (сброс битов достоверности внутренней кэш-памяти);

 обратная запись ("выгрузка") кэш-памяти и очистка (сброс битов достоверности внутренней кэш-памяти, достоверное состояние внешней кэш-памяти переписывается в ОП ("выгрузка") и сброс битов достоверности внешней кэш-памяти).

Тип цикла шины задается сигналами управления ШИ M/IO# (память/ввод-вывод - отличает адресное пространство памяти и устройств ВВ), D/C# (данные/управление - отличает циклы данных от всех остальных) и W/R# (запись/чтение - указывает на направление передачи данных). Комбинация 101 зарезервирована.