1.10 Буфер быстрого преобразования адреса для больших нагрузок

От такого увеличения сокращается время, затрачиваемое на преобразование адресов из виртуальных в физические. Несмотря на то, что задержки памяти в Hammer значительно сокращены (благодаря встроенному в кристалл контроллеру памяти), при определенных операциях увеличение записей TLB приводит к сокращению требуемого количества тактов для ряда операций.

Еще более интересный аспект, касающийся TLB - ими очень легко управлять во время переключения задач. Как правило, при каждом переключении задачи (например, при обработке нового потока), процессор должен сначала освободить содержимое TLB. В многозадачной среде, когда переключение задач не прекращается, поддерживать TLB не так-то просто. В современных RISC процессорах используется система присвоения идентификаторов процессов (process id), чтобы было легче отслеживать содержимое TLB - быстро очищать при переключении на другую задачу и быстро восстанавливать обратно. Предположительно, Hammer использует подобную технологию.

Архитектура Hammer является - наиболее яркий пример того, на что способна AMD в погоне за лидерством и какими еще способами, кроме способов Intel можно повысить архитектуру компьютера.

2. Практическая часть

1. Задание на проектирование алу

Вариант 1 - 13

Разработать арифметико-логическое устройство (АЛУ), реализующее сложение/вычитание в обратном коде, и неравнозначность и отображающее признаки результата: OV – признак арифметического переполнения, С– признак переноса (заема) из старшего разряда.

Тип управляющего автомата – программируемая логика, единый формат микрокоманд, естественная адресация.

0. Формат входных, выходных и внутренних переменных, с которыми оперирует алу.

Исходные данные (операнды) поступают в формате 16-разрядных двоичных чисел с фиксированной запятой, представленных в обратном коде [a₀ a₁ …a₁₅]_d , [b₀ b₁ …b₁₅]_d , причем нулевой разряд является знаковым и запятая фиксирована после знакового разряда. Соответственно, результат операции должен быть представлен в той же форме: [с₀ с₁ …с₁₅]_d.

f- тип выполняемой операции (1- алгебраическая; 0- логическая)

f` - тип алгебраической операции (1- вычитание; 0- сложение)

OV – признак переполнения

C – признак переноса (заема) из старшего разряда.

2.2.2 Объединенная гса сложения/вычитания и неравнозначности

Рис 1. Объединенная граф-схема алгоритма

2.2.3 Разработка структуры операционного автомата

Рис 2. Структурная схема операционного автомата АЛУ.

Учитывая действия, которые следует выполнить для реализации алгоритма, включим в состав операционного автомата следующие элементы:

• 2 шестнадцатиразрядных регистра PrA и PrB с возможностью левого сдвига для хранения входных операндов.

• Шестнадцатиразрядный регистр PrC для хранения результата.

• 2 шестнадцатиразрядных двоичных параллельных сумматора.

• Триггеры Tr OV и Tr Cf для хранения признаков результата.

• Схемы сравнения на «равно».

• 3 мультиплексора MUX для осуществления инвертирования.

• Четырехбитный счетчик Сч