Лекция 10. Структура элементов памяти

10.1. Иерархия устройств памяти Принято все элементы памяти используемые в

вычислителях представлять про степени приближения к процессору. Непосредственно к АЛУ приближены схемы СОЗУ — РОН выполняются на одном кристалле с АЛУ. Связь CPU—АЛУ—СОЗУ по внутренней шине процессора. Адресация внутренняя в структуре КОП. Здесь же на кристалле может находиться буферная память (кэш) причем как данных, так и команд. БОЗУ в этом случае также обменивается с АЛУ через внутреннюю шину. БОЗУ может выполняться и вне кристалла, причем связь процессор – буфер через внешнюю шину данных. Такая ситуация возможна если цикл работы микропроцессора и ОЗУ отличаются незначительно. Роль ПЗУ синхронизировать во времени процедуры обмена ОЗУ—CPU. Основная память — ОЗУ. Объем ОЗУ может быть значительным, наращиваемым. Условие: в пределах физического адреса формируемого схемой можно наращивать ОЗУ. ПЗУ в вычислителе как правило выступает в роли системного. В нем хранятся процедуры базовой системы ввода \ вывода, а также процедуры контроля, тестирования блоков вычислителя. В зависимости от назначения ПЗУ может быть от нескольких килобайт до сотен килобайт. В небольших вычислителях в нем хранятся не только системные программы, но и рабочие. Внешние ЗУ расширяют возможности вычислителя. При этом они могут хранить как данные, так и командные файлы. Процессор напрямую с ВЗУ не работает, отсюда приходится перегружать содержимое ВЗУ в ОЗУ с тем чтобы уменьшить время выполнения операций. Различные типы ВЗУ позволяют хранить информацию большого объема. На сегодня это устройства с магнитными и оптическими принципами хранения. Большинство ВЗУ имеет контролер — схему формирования хранимой информации в нужном формате.

10.2.Модули памяти ОЗУ и ПЗУ

Структура вычислителя ориентируется на функциональные узлы ОЗУ, ПЗУ с организацией n*8. Обращение к памяти производится побайтно. В связи с эти необходимо комплексирование элементов памяти имеющих отличную организацию. Наиболее типичным примером схем ОЗУ с организацией 2n*1 являются схемы динамического типа К565РУ. Для получения требуемой организации n*8 необходимо комплексировать корпуса — объединять в блоки по 8 корпусов.

Правила объединения:

сигналы адреса всех 8 корпусов объединяются параллельно

сигналы данных подсоединяются к шине (соответствующим 8 разрядам)

сигналы RD/WR включаются параллельно

сигналы выборки CS включаются параллельно

Особенность схем этой серии — адрес записывается за два такта для применяют управляющие сигналы CAS и RAS (включаются параллельно). Такой модуль может иметь небольшую емкость, тогда для увеличения емкости включают несколько таких модулей. Выбор модулей — по адресному дешифратору через сигнал CS. Регенерация с схемах происходит в выбранном модуле по столбцам.

Схемы К537РУ статического типа не требуют регенерации, поэтому при небольшом объеме более удобны, но с увеличение объема их наращивают с помощью адресного дешифратора. Статические ОЗУ более удобны в контролерах формирующих временные интервалы. Динамические схемы требуют регенерации, поэтому время выполнения отдельных команд непостоянно (импульс дрожит).

Схемы однократно программируемые пользователем РР — используют пережог плавких перемычек соединяющих строки и столбцы матрицы. Перемычка однонаправлена, следовательно она должна включать диод или транзистор. КМОП транзисторы достаточно долго не применялись вследствие малых токов. На сегодня основной элемент в связи биполярный многоэмиттерный транзистор в эмиттер которого включена плавкая вставка. Физически плавкая вставка представляет из себя напыление из NiCr на разрыв алюминиевого проводника. Для создания локального перегрева вставка имеет утонченный профиль. По эмиттеру транзистор выбирается и через коллектор-эмиттер пропускается ток пилообразной формы. Наклон и длительность импульса подбираются для каждого типа схем. При быстром нарастании тока может произойти термовзрыв — быстрый перегрев перемычки и закипание металла (металл разбрызгивается). При медленном нарастании тока перемычка не расплавляется т.к. энергии недостаточно. Основной недостаток К556 возможность восстановления связей. Со временем кристалл нагревается, алюминиевые проводники текут и контакт восстанавливается. Такое явление устраняется термотренировкой — схема программируется, нагревается, повторно программируется, нагревается. Число таких циклов порядка 10. Эта серия не очень рекомендуется в специзделиях из-за восстановления. Для таких изделий разработана серия К541 в которой перемычки выполнены из поликремния. При разогреве перемычек полупроводник переходит в агрегатное состояние изолятора. Состояние необратимое, поэтому такие перемычки не восстанавливаются, но нагрев производится до большой температуры, поэтому выход годных схем ниже, схемы дороже.

Репрограммируемые схемы имеют также матрицу с однонаправленными элементами связи. Каждый элемент путем подачи высокого потенциала (26-28В) переводится в непроводящее состояние. Со временем накопленные заряды могут стекать и элементы связи вернутся в исходное состояние. Поэтому стремятся увеличить «время жизни» такого состояния. Искусственное стирание информации производится облучением жесткими лучами схем РФ и подачей обратного потенциала в схемах РР. Стираемые лучами связи 573РФ обычно стремятся изолировать от света солнца, закрашивая окно в корпусе непрозрачным лаком. Особый интерес представляют разработанные схемы ППЗУ на основе КМОП технологии (К162Х) — малопотребляющие, надежные. Основной недостаток РТ, РР, РФ — значительное потребление энергии.

10.3. Ассоциативные запоминающие устройства

Ассоциативные ЗУ относят к безадресным элементам, хотя косвенно термин адрес в них появляется. Часто эти схемы называют адресация по содержимому, т.е. при обращении к схеме производится поиск по входному сигналу, его образу. Например, в толстой книге необходимо встретить сочетание «ах, если бы». При поиске такого сочетания результатом будет номер страницы, номер строки, т.е. своеобразный адрес по которому находится фраза. Ассоциативное ЗУ работает одновременно с процессорами. Основное назначение таких систем — распознавание образов. На вход системы предъявляется некоторый образ. Система сопоставляет этот образ с имеющимися в ее памяти реализациями и в случае совпадения обрабатывает соответствующую подпрограмму. Таким образом, в основе работы таких систем лежат процедуры сравнения, сопоставления входной реализации с содержимым памяти. Поскольку хранимые образы как бы идеальны, их называют эталонами. Схемы АЗУ сравнивают входной сигнал с эталоном, формируя адрес при совпадении. В основе процедур сравнения — схемы с последовательным или параллельным сравнением. Структура с последовательным сравнением имеет вид. Регистры содержат к слов (входные реализации). Каждое слово n разрядное. Крайние разряды (слово) сравнивается с одним эталоном. Если совпадения нет, то тактовый генератор проталкивает кольцевым сдвигом содержимое на 1 разряд вправо. Правый разряд переписывается через входные схемы вновь. На следующем такте сравнивается новое слово и так до совпадения. Если по всем разрядам информация совпала с эталоном схема сравнения останавливает счетчик и выдается номер совпавшей реализации. Т.е. из пришедшего массива находится номер слова эталона. Информация в регистры загружается через вход n разрядов. Таким образом процедура сравнения требует:

загрузки информации

последовательное сравнение до совпадения.

Может оказаться, что совпадения не произойдет, тогда счетчик по переполнению выдает сигнал отсутствия. Описанная схема имеет последовательный принцип, основной недостаток которого время. Поэтому применяют параллельные схемы АЗУ, в которых число схем сравнения равно числу разрядов регистра и каждый разряд схемы регистра связан со своей схемой сравнения, а она с одним эталоном. Опознавание производится за один «такт». Если какой либо разряд совпадет с эталонным результатом — адрес по схеме сравнения. В параллельных схемах основное — большое число связей, поэтому разрядность таких схем невысокая. БИС АЗУ с серийном виде не выпускаются. Это связано с еще недостаточно широким развитием распознающих автоматов. Трудности — число входов\выходов. Схемы АЗУ находят применение в различных распознающих автоматах (системах и\или), поэтому применение автоматов стимулирует АЗУ.

10.4.Безадресные схемы. Стек.

Другим примером безадресных схем, являются схемы построенные по принципу стека — набор регистров в которых информация сохраняется незначительное время. Фактически адрес в этих структурах все же присутствует, хотя проявляется неявно. FIFO — представляет из себя набор нескольких

регистров разряды которых параллельно соединены, так что при каждом тактовом сигнале содержимое проталкивается вниз. Число регистров — глубина стека. Эта структура обеспечивает некоторую задержку хранимой информации и доступ к ней по внешнему сигналу. При каждом проталкивании вниз в верхний регистр записывается новая информация. LIFO предусматривает запись и чтение только с верхнего регистра. В стек заносятся последовательно несколько слов, чтение производится в обратной последовательности. Этот стек разработан для адресации при обращении к подпрограммам. При обращении к подпрограмме в стек заносится адрес возврата. Если в выполняемой подпрограмме имеются вложенные подпрограммы, адрес возврата в основную программу проталкивается вниз но полной глубины стека. При выходе из подпрограммы содержимое поднимается и последним показывается адрес возврата в основную программу. Стек выполняется аппаратно, что дает сокращение времени при переходе от\к подпрограмме. Как таковой адрес в этих схемах и не нужен. Информация об адресе косвенно учитывается программистом при составлении программы.

Вопросы для самопроверки