- •К.А. Палагута Микропроцессоры и интерфейсные средства транспортных средств
- •Москва 2011
- •Глава 1. Микропроцессор (мп), микропроцессорная система (мпс), основные понятия 11
- •Глава 2 Режимы работы мпс 33
- •Глава 3. Реализация и организация памяти мп 57
- •Глава 4. Микропроцессор кр580вм80а (Intel 8080) 77
- •Глава 5. Микропроцессор к1810вм86 (Intel 8086) 138
- •Глава 6. Микропроцессоры Intel от 80186 до Pentium 4 159
- •Глава 7. Микропроцессор к1801вм1, магистраль q-bus 209
- •Глава 8. Понятие и задачи интерфейса 239
- •Глава 9. Интерфейсные блоки для магистралей isa и q-bus 255
- •Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле 308
- •Глава 11. Интегральные схемы программируемой логики (ис пл) 326
- •Предисловие
- •Введение
- •Глава 1. Микропроцессор (мп), микропроцессорная система (мпс), основные понятия
- •1.1 Определение микропроцессора, классификация мп
- •1.2 Микропроцессорный комплект (мпк)
- •1.3 Микропроцессорная система
- •1.4 Линия, шина, магистраль
- •1.5 Типы магистралей
- •1.6 Шина адреса, раздельные и объединенные адресные пространства памяти и устройств ввода-вывода
- •1.7 Шина данных
- •1.8 Шина управления
- •1.9 Архитектура и структура микропроцессора
- •1.10 Cisc и risc процессоры, конвейерное выполнение команд программы
- •1.11 Конвейерная обработка данных
- •1.12 Контрольные вопросы и задания
- •Глава 2 Режимы работы мпс
- •2.1 Режим обмена данными под управлением процессора
- •2.2 Режим пдп
- •2.3 Режим прерывания
- •2.4 Контрольные вопросы и задания
- •Глава 3. Реализация и организация памяти мп
- •3.1. Виды запоминающих устройств (зу)
- •3.2. Кэш-память
- •3.3. Когерентность, механизмы сквозной и обратной записи
- •3.4. Алгоритмы обновления содержимого заполненных строк, снуппинг
- •3.5. Организация памяти
- •3.6. Внешние зу
- •3.7. Контрольные вопросы и задания
- •Глава 4. Микропроцессор кр580вм80а (Intel 8080)
- •4.1 Структура мп к580вм80
- •4.2 Основные технические характеристики мп кр580вм80а
- •4.3 Регистровая модель мп к580вм80
- •4.4 Классификация команд мп кр580вм80а
- •4.5 Команды пересылки (перемещения) данных
- •4.5.1 Пересылка из регистра в регистр
- •4.5.2 Непосредственная пересылка
- •4.5.3 Непосредственная загрузка пары регистров
- •4.5.4 Запоминание/загрузка аккумулятора и пары hl
- •4.5.5 Ввод из пары регистров в стек
- •4.5.6 Ввод а и f в стек
- •4.5.7 Выбор из стека пары регистров
- •4.5.8 Выбор (a) и (f) из стека
- •4.5.9 Обмен данными
- •4.5.10 Пересылка нl
- •4.6 Приращение / отрицательное приращение
- •4.6.1 Приращение/отрицательное приращение регистра
- •4.6.2 Приращение пары регистров
- •4.6.3 Отрицательное приращение пары регистров
- •4.7 Арифметические и логические операции
- •4.7.1 Арифметические операции над (a) и (r)
- •4.7.2 Арифметические операции с непосредственной адресацией
- •4.7.3 Сложение содержимого пар регистров
- •4.7.4 Логические операции над (а) и (r)
- •0800) Ora c
- •4.7.5 Логические операции с непосредственной адресацией
- •4.7.6 Операции сравнения
- •4.7.7 Операции циклического сдвига (а).
- •4.7.8 Дополнение аккумулятора
- •4.8 Команды перехода и вызова подпрограмм
- •4.8.1 Команды переходов
- •4.8.2 Команды вызова подпрограмм и возврата из подпрограмм
- •4.9 Команды ввода – вывода
- •4.9.1 Ввод данных из входного порта
- •4.9.2 Вывод данных в выходной порт
- •4.10 Команды управления
- •4.10.1 Рестарт (повторный запуск)
- •4.10.2 Изменение (Тс)
- •0800) Stc
- •0800) Cmc
- •4.10.3 Управление прерываниями
- •4.10.4 Двоично-десятичная коррекция
- •4.10.5 Пустая операция
- •4.10.6 Останов
- •4.11 Микропроцессор intel8085
- •4.11.1 Архитектура мп intel8085
- •4.11.2 Регистры мп Intel 8085
- •4.11.3 Ввод и вывод последовательных данных
- •4.12 Контрольные вопросы и задания
- •Глава 5. Микропроцессор к1810вм86 (Intel 8086)
- •5.1. Устройство и работа микропроцессора Intel 8086 (k1810bm86)
- •5.1.1. Структура микропроцессора Intel 8086
- •5.1.2. Режимы работы микропроцессора
- •5.1.3. Структура минимально укомплектованной системы на базе микропроцессора к1810вм86
- •5.1.4. Структура системы средней сложности на базе микропроцессора к1810вм86
- •5.2. Программная модель микропроцессора Intel 8086
- •5.2.1. Пользовательские регистры
- •5.2.2. Регистры общего назначения
- •5.2.3. Сегментные регистры
- •5.2.4. Регистры состояния и управления
- •5.3. Формирование физического адреса в микропроцессоре Intel 8086
- •5.4 Способы адресации микропроцессора
- •5.5 Контрольные вопросы и задания
- •Глава 6. Микропроцессоры Intel от 80186 до Pentium 4
- •6.1. Архитектура микропроцессоров 80186/80188
- •6.2. Микропроцессор 80286
- •6.2.1 Аппаратные особенности
- •6.2.2 Система команд
- •6.2.3. Виртуальная память
- •6.3. Микропроцессоры 80386 и 80486
- •6.3.1. Микропроцессор 80386
- •6.4. Микропроцессоры Pentium и Pentium Pro
- •6.5. Специальные регистры микропроцессора Pentium
- •6.6. Управление памятью микропроцессора Pentium
- •6.7. Новые команды микропроцессора Pentium
- •6.8. Специальные особенности микропроцессора Pentium Pro
- •6.9. Микропроцессоры Pentium II, Pentium III и Pentium 4
- •6.9.1. Сопряжение с памятью
- •6.9.2. Набор регистров
- •6.11 Контрольные вопросы и задания
- •Глава 7. Микропроцессор к1801вм1, магистраль q-bus
- •7.1 Микропроцессор к1801вм1
- •7.1.1 Структурная схема микропроцессора к1801вм1
- •7.1.2 Основные технические характеристики
- •7.1.3 Регистровая модель микропроцессора
- •7.1.4 Адресное пространство
- •7.1.5 Формат команд
- •7.1.6 Методы адресации
- •7.2. Системная магистраль q-Bus
- •7.2.1 Временная диаграмма цикла ввод
- •7.2 2 Временная диаграмма цикла вывод
- •7.2.3 Цикл ввод-пауза-вывод
- •7.2.4 Временная диаграмма предоставления прямого доступа к памяти
- •7.2.5 Временная диаграмма прерывания
- •7.3 Контрольные вопросы и задания
- •Глава 8. Понятие и задачи интерфейса
- •8.1 Интерфейс
- •8.2 Селекция магистралей
- •8.2.1 Схемы централизованной селекции
- •8.2.2 Схемы децентрализованной селекции
- •8.3 Синхронизация обмена по магистрали
- •8.4 Координация взаимодействия устройств на магистрали
- •8.5 Контрольные вопросы и задания
- •Глава 9. Интерфейсные блоки для магистралей isa и q-bus
- •9.1 Isa
- •9.2. Порядок обмена по системной магистрали isa
- •9.2.1. Особенности магистрали isa
- •9.2.2. Сигналы магистрали isa
- •9.2.3. Циклы магистрали isa
- •9.3 Разработка устройств сопряжения для isa
- •9.3.1. Проектирование аппаратуры для сопряжения с isa
- •9.4 Разработка устройств сопряжения для q-bus
- •9.5 Контрольные вопросы и задания
- •Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле
- •10.1 Промышленные Fieldbus (полевые) сети
- •10.1.1 Модель osi (Open System Interconnection) (iso/osi) для стандартов.
- •10.1.2 Локальная сеть на основе интерфейса rs-485, объединяющая несколько приемо-передатчиков.
- •10.2 Этапы развития fieldbus технологий
- •10.3 Сетевые протоколы в автомобиле
- •10.4 Контрольные вопросы и задания
- •Глава 11. Интегральные схемы программируемой логики (ис пл)
- •11.1. Классификация ис программируемой логики
- •11.2. Конструктивно-технологические типы современных программируемых элементов
- •11.3. Области применения микросхем с программируемой логикой
- •11.4 Системные свойства ис пл
- •11.5 Типовые схемотехнические решения
- •11.6 Приемы дополнительной обработки сигнала
- •11.7 Организация двунаправленных выводов
- •11.8 Схема программирования типа выхода ячейки (введение триггера)
- •11.9 Fpga (программируемые пользователем вентильные матрицы)
- •11.10. Полные ресурсы межсоединений в микросхемах cpld
- •11.11 Контрольные вопросы и задания
- •Заключение
- •Глоссарий
- •Список литературы
9.4 Разработка устройств сопряжения для q-bus
В связи с тем, что в новых разработках магистраль Q-bus практически не используется, рассмотрим в качестве чисто учебной задачи примеры проектирования интерфейсных узлов модулей ввода-вывода.
Задача 1: Разработать интерфейсный узел модуля вывода, содержащего два 12-ти разрядных регистра с адресами 177750 и 177752, не использующий сигнал ВУ.
|
Рис. 9.28 Схема сопряжения с магистралью |
Реализацию модуля выполним на микросхемах шинного формирователя (рис. 9.29).
Таблица истинности
| ||||||||||
Рис. 9.29 Шинный формирователь |
Представим схему селектора адреса
Распознавание адреса 177750 или 177752 |
Рис. 9.30 Схема селектора адреса |
Пример 2: Разработать модуль вывода. Адреса трех регистров: 170002, 170004, 170010. Разрядность данных 8 бит. Сигнал ВУ используется.
Рис. 9.31 Схема сопряжения с магистралью
9.5 Контрольные вопросы и задания
1. Какие задачи должны быть решены при разработке устройств сопряжения?
2. Какая логика используется на магистрали ISA?
3. Синхронной или асинхронной магистралью является магистраль ISA?
4. На каких элементах могут быть реализованы селектора адреса на магистрали ISA?
5. Охарактеризуйте достоинства и недостатки реализации селектора адреса на магистрали ISA на разных элементах.
6. В чем специфика устройств сопряжения для магистрали Q-bus?
7. Какие наиболее перспективные варианты реализации интерфейсных блоков существуют в настоящее время?
Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле
10.1 Промышленные Fieldbus (полевые) сети
В настоящее время интенсивно развиваются распределенные системы автоматизации. Их цель – удешевление и упрощение технология производства и эксплуатации системы автоматизации за счет обеспечения сквозного сетевого доступа от мощных супервизорных компьютеров и многофункциональных контроллеров до интеллектуальных пассивных компонентов. Возможности управления с верхнего уровня технологического процесса на уровни производства. Под термином «fiеldbus» (полевая шина) или по-другому промышленная сеть, понимается коммуникационная технология построения единой информационной сети, объединяющие контроллеры, датчики и исполнительные механизмы, т.е. fieldbus включает в себя некоторую физическую компоненту (обычно RS – 485 или оптоволокно) и программно-логический протокол взаимодействия элементов. Сейчас на рынке существует 50 вариантов промышленных сетей и основная проблема это проблема выбора конкретного варианта (закрытые системы или открытые системы). Под закрытыми системами понимают уникальные системы, т.е. производит и поддерживает одна компания, работающие по уникальным протоколам связи. Большинство этих систем зародилось в те времена, когда проблема интеграции изделий различных производителей не считалось актуальной. Для стандартизации сетей была разработана специальная модель.
10.1.1 Модель osi (Open System Interconnection) (iso/osi) для стандартов.
Таблица 10.1
Модель OSI для стандартов сетей
Уровень 7 |
Прикладной |
Application |
Ориентированы на пользователя |
Уровень 6 |
Уровень представления |
Presentation | |
Уровень 5 |
Сеансовый |
Session | |
Уровень 4 |
Транспортный |
Transport |
Ориентированы на сеть |
Уровень 3 |
Сетевой |
Network | |
Уровень 2 |
Канальный |
Data Link | |
Уровень 1 |
Физический |
Phisical |
7-ми уровневая система. Когда организация или фирма разрабатывает собственный интерфейс, должна ориентироваться на эту модель. В стандарте на интерфейс могут быть представлены не все уровни, но в основном нижние уровни, представлены. Могут встречаться и другие уровни.
RS-232 |
L=15 м V=20 Кбит/с
| |
RS-422 |
L=12 м; V=10 Мбит/с L=120 м; V=1 Мбит/с L=1200 м; V=100 Кбит/с
| |
RS-423 |
L=9 м; V=100 Кбит/с L=91 м; V=10 Кбит/с L=1200 м; V=1 Кбит/с
| |
RS-485 |
L=12 м; V=10 Мбит/с L=120 м; V=1 Мбит/с L=1200 м; V=100 Кбит/с
|
Первыми после RS-232 появились RS-422, RS-423, но наибольшее распространение получил интерфейс RS-485, т.к. он позволяет реализовать сеть (многоточечное соединение). RS-232 и RS-423 используют несимметричные линии интерфейса. В RS-423 использование дифференциального кода повышает показатели. Для того, чтобы обеспечить высокую помехоустойчивость, в RS-422 и RS-485 используется симметричная линия (источник с противофазным выходом, а приемник с дифференциальным входом). Физическое представление симметричной линии – витая пара.