Типовая структура обрабатывающей части мп

А - аккумулятор

СК - счетчик команд

РК - регистр команд

РАП - регистр адреса памяти

РДП - регистр данных памяти

Процесс выполнения команды состоит из 2-х циклов: цикла выборки и исполнительного цикла. Цикл выборки начинается со считывания из счетчика команд номера ячейки ОЗУ, содержащей код команды. После считывания содержимое счетчика команд сразу увеличивается на 1. Номер ячейки ОЗУ передается через регистр адреса памяти и адресную шину в дешифратор ОЗУ.

Дешифратор ОЗУ выбирает ячейку ОЗУ, содержащую код команды. Код команды считывается из ОЗУ и через шину данных передается в регистр данных памяти. Из регистра данных памяти код команды передается в регистр команд где он хранится до конца выполнения команды и через аккумулятор код команды передается в АЛУ. АЛУ анализирует код команды и если не нужно дополнительного обращения к памяти переходит к исполнительному циклу.

Если же нужно дополнительное обращение к памяти, то МП переходит ко второму машинному циклу, который так же начинается с цикла выборки. МП запрашивает в ОЗУ дополнительные данные и выполняет команды.

Команды могут выполняться за 1,2 или 3 машинных цикла. В каждом машинном цикле происходит только одно обращение к памяти. Выполнение команды происходит под управлением сигналов, вырабатываемых устройством управления. При выполнении команды АЛУ взаимодействует с РОН. РОН используются для кратковременного хранения операндов и результатов.

Триггеры состояния сигнализируют о следующих состояниях МП: обнуление аккумулятора, содержимое знакового разряда, переполнение разрядной сетки, цифры переносов из 8-го и 4-го разрядов, содержимое разряда контроля на четность и нечетность. Адресная шина является однонаправленной, а шина данных - двунаправленной. СТЕК - особый вид памяти, расширяющий функциональные возможности МП. Например при выполнении прерывающей программы в СТЕК помещается номер команды возврата и результат выполнения последней команды перед переходом к выполнению прерывающей программы.

3. Организация управления процессом обработки информации. Жёсткое и микропрограммное управление;

Устройство управления должно выполнять две основные функции: управление выполнением операций и выборку команд программы в нужной последовательности, их дешифрацию и обработку полей команд. Существует два подхода к организации управления вы­полнением операций.

Первый заключается в том, что все n управляющих входов Y_i объ­единяются в отдельную n-разрядную шину, на которую для выполнения передачи и (или) обработки данных на каждом шаге алгоритма необходимо подавать n-разрядный вектор (микрокоманду). Единичное или нулевое значение каждого (i-гo) разряда этого вектора обеспечивает  соответственно выработку или отсутствие i-гoуправляющего сигнала. Этот способ позволяет легко реализовать любой алгоритм, но поскольку на каждом шаге только некоторая часть сигналов Y_i  имеет единичное значение, а большинство — нулевое, то используется лишь незначи­тельная часть всех n разрядов. Проанализировав архитектуру и назна­чение системы, можно выделить группы сигналов, которые никогда одновременно не вырабатываются, и использовать в каждой группе для формирования управляющих сигналов дешифрирующие устройства.

Рассмотренный способ организации управления называется микропрограммным. Структурная схема процессора с устройством управления выполнением операций (УУВО) такого типа приведена на рис. а.

В состав УУВО входят управляющее ЗУ_; дешифратор микроко­манд и схема управления их выполнением. В управляющем ЗУ для каждой операции хранится набор микрокоманд (МК), называемый микропрограммой, последовательная выборка и выполнение которых обеспечивает в обрабатывающей части процессора преобразования данных, соответствующие коду операции. По коду операции из управляю­щего ЗУ выбирается первая МК микропрограммы выполнения этой операции и поступает на дешифратор МК и схему управления их вы­полнением. Дешифратор МК расшифровывает код операционной части МК и вырабатывает управляющие сигналы, поступающие в обраба­тывающую часть процессора. Схема управления выполнением МК по коду адресной части МК и признакам условий формирует адрес следую­щей МК, который подается на управляющее ЗУ. Таким образом будут выбраны и выполнены все МК микропрограммы, что обеспечит выпол­нение нужной операции.

Хранение МК в управляющем ЗУ позволяет легко вносить измене­ния в систему команд процессора: для введения новой операции достаточно записать в ЗУ микропрограмму ее выполнения. Это является основным достоинством микропрограммного способа управления. Однако необ­ходимость в каждом такте обращаться к ЗУ ограничивает максималь­ную частоту работы УУВО быстродействием ЗУ.

Второй подход заключается в том, что все управляющие входы сводятся в отдельный управляющий блок, который расшифровывает приходящую команду и в соответствии с ней вырабатывает необходимую последовательность сигналов. Этот способ организации управле­ния получил название схемного или жесткого управления. Структур­ная схема процессора с УУВО этого типа представлена на рис. б. В отличие от микропрограммного УУВО в этом устройстве дешиф­ратор команд и схема управления их выполнением не только дешифри­руют код операции, но и вырабатывают управляющие сигналы в тече­ние нескольких тактов, необходимых для выполнения операции (в микропрограммном УУВО — в течение только одного такта). По­скольку последовательность выработки управляющих сигналов зави­сит от признаков условий, очевидно, что этот блок в схемном УУВО значительно сложнее. Введение новой операции или изменение старой требует изменения схемы. «Жесткость» и сложность структуры этого типа управления является основным его недостатком, а высокое бы­стродействие — главным преимуществом.

4. Принстонская архитектура микропроцессорных систем (машина Фон-Неймана);

Вар 1.

Основные преимущества Фон-Неймоновской архитектуры:

– простота аппаратной реализации

– универсальность исполнения команд

Отличие архитектуры Фон Неймана заключается в принципиальной возможности работы над управляющими программами точно так же как над данными. Это позволяет производит загрузку и выгрузку управляющих программ в произвольное место памяти процессора, которая в этой структуре не разделяется на память программ и память данных. Любой участок памяти может служить как памятью программ, так и памятью данных. Причём в разные моменты времени одна и та же область памяти может использоваться и как память программ и как память данных. Для того, чтобы программа могла работать в произвольной области памяти, её необходимо модернизировать перед загрузкой, то есть работать с нею как с обычными данными. Эта особенность архитектуры позволяет наиболее гибко управлять работой микропроцессорной системы, но создаёт принципиальную возможность искажения управляющей программы, что понижает надёжность работы аппаратуры. Эта архитектура используется в универсальных компьютерах и в некоторых видах микроконтроллеров.

В настоящее время используются обе архитектуры памяти: Гарвардская в несложных восьми - разрядных контроллерах, Фон-Неймоновская в универсальных 16- разрядных и выше.

Вар 2.

Фон Нейман впервые предложил в 40-х годах XXвека концепцию хранимой программы, основные принципы которой заключаются в следующем:

1. Двоичное кодирование: вся информация (как команды, так и данные) кодируется двоичными цифрами 0 и 1, поскольку двоичное кодирование по теории информации близко к оптимальному, а кроме того, легче реализовать элементы с двумя устойчивыми состояниями (магнитные сердечники, триггеры).

2. Программное управление: команды программы, так же как и данные, хранятся в памяти машины; хранимая программа позволяет выполнять команды в естественном порядке следования либо осуществлять произвольный переход от одной команды к другой.

3. Однородность памяти: Вид хранимой информации (команды или данные непосредственно в памяти) неразличим, а зависит от последующего использования; команды могут обрабатываться так же, как и числовые данные (модификация команд – сейчас не поощряется), либо порождать в процессе обработки другие команды (трансляция – широко применяется).

4. Адресность: в команде указываются не сами данные, а адреса их размещения в памяти.

Основные особенности первых машин, построенных по изложенным принципам и называемых сейчас машинами фон неймановского типа, состоят в следующем:

-наличие единого вычислительного устройства, включающего один процессор, память и некоторые внешние устройства;

-использование линейной структуры адресации памяти со словами фиксированной длины;

-централизованный принцип управления выполнением программы по последовательному алгоритму;

-низкий уровень машинных команд, позволяющих выполнять только элементарные операции.

5. Гарвардская архитектура микропроцессорных систем;

Главными отличительными чертами Гарвардской архитектуры организации памяти контроллера является:

– реализация в виде различных устройств памяти для программ и памяти для данных.

– использование двух параллельно работающих независимых шин для чтения данных и команд.

Замечание: Объем ПД как правило значительно меньше объема ПП.

В Гарвардской архитектуре принципиально различаются два вида памяти:

• Память программ

• Память данных

В Гарвардской архитектурепринципиально невозможно производить операцию записи в память программ, что исключает возможность случайного разрушения управляющей программы в случае неправильных действий над данными. Кроме того, в ряде случаев для памяти программ и памяти данных выделяются отдельные шины обмена данными. Эти особенности определили области применения этой архитектуры построения микропроцессоров. Гарвардская архитектура применяется в микроконтролерах, где требуется обеспечить высокую надёжность работы аппаратуры и в сигнальных процессорах, где эта архитектура кроме обеспечения высокой надёжности работы устройств позволяет обеспечить высокую скорость выполнения программы, за счёт одновременного считывания управляющих команд и обрабатываемых данных, а так же запись полученных результатов в память данных.

В настоящее время используются обе архитектуры памяти: Гарвардская в несложных восьми - разрядных контроллерах, Фон-Неймоновская в универсальных 16- разрядных и выше.

6. Блочная структура микропроцессорной системы, её достоинства и недостатки;

Характерная особенность традиционной цифровой системы состоит в том, что алгоритмы обработки и хранения информации в ней жестко связаны со схемотехникой системы. То есть изменение этих алгоритмов возможно только путем изменения структуры системы, замены электронных узлов, входящих в систему, и/или связей между ними. Например, если нам нужна дополнительная операция суммирования, то необходимо добавить в структуру системы лишний сумматор. Или если нужна дополнительная функция хранения кода в течение одного такта, то мы должны добавить в структуру еще один регистр. Естественно, это практически невозможно сделать в процессе эксплуатации, обязательно нужен новый производственный цикл проектирования, изготовления, отладки всей системы. Именно поэтому традиционная цифровая система часто называется системой на "жесткой логике".

Рис. 1.1.  Электронная система.

Любая система на "жесткой логике" обязательно представляет собой специализированную систему, настроенную исключительно на одну задачу или (реже) на несколько близких, заранее известных задач. Это имеет свои бесспорные преимущества.

Во-первых, специализированная система (в отличие от универсальной) никогда не имеет аппаратурной избыточности, то есть каждый ее элемент обязательно работает в полную силу (конечно, если эта система грамотно спроектирована).

Во-вторых, именно специализированная система может обеспечить максимально высокое быстродействие, так как скорость выполнения алгоритмов обработки информации определяется в ней только быстродействием отдельных логических элементов и выбранной схемой путей прохождения информации. А именно логические элементы всегда обладают максимальным на данный момент быстродействием.

Но в то же время большим недостатком цифровой системы на "жесткой логике" является то, что для каждой новой задачи ее надо проектировать и изготавливать заново. Это процесс длительный, дорогостоящий, требующий высокой квалификации исполнителей. А если решаемая задача вдруг изменяется, то вся аппаратура должна быть полностью заменена. В нашем быстро меняющемся мире это довольно расточительно.

7. Шинная структура микропроцессорной системы, её достоинства и недостатки;

Для достижения максимальной универсальности и упрощения протоколов обмена информацией в микропроцессорных системах применяется так называемая шинная структура связей между отдельными устройствами, входящими в систему. Суть шинной структуры связей сводится к следующему.

Рис. 1.5.  Классическая структура связей.

При классической структуре связей (рис. 1.5) все сигналы и коды между устройствами передаются по отдельным линиям связи. Каждое устройство, входящее в систему, передает свои сигналы и коды независимо от других устройств. При этом в системе получается очень много линий связи и разных протоколов обмена информацией.

При шинной структуре связей (рис. 1.6) все сигналы между устройствами передаются по одним и тем же линиям связи, но в разное время (это называется мультиплексированной передачей). Причем передача по всем линиям связи может осуществляться в обоих направлениях (так называемая двунаправленная передача). В результате количество линий связи существенно сокращается, а правила обмена (протоколы) упрощаются. Группа линий связи, по которым передаются сигналы или коды как раз и называется шиной (англ. bus).

Понятно, что при шинной структуре связей легко осуществляется пересылка всех информационных потоков в нужном направлении, например, их можно пропустить через один процессор, что очень важно для микропроцессорной системы. Однако при шинной структуре связей вся информация передается по линиям связи последовательно во времени, по очереди, что снижает быстродействие системы по сравнению с классической структурой связей.

Рис. 1.6.  Шинная структура связей.

Большое достоинство шинной структуры связей состоит в том, что все устройства, подключенные к шине, должны принимать и передавать информацию по одним и тем же правилам (протоколам обмена информацией по шине). Соответственно, все узлы, отвечающие за обмен с шиной в этих устройствах, должны быть единообразны, унифицированы.

Существенный недостаток шинной структуры связан с тем, что все устройства подключаются к каждой линии связи параллельно. Поэтому любая неисправность любого устройства может вывести из строя всю систему, если она портит линию связи. По этой же причине отладка системы с шинной структурой связей довольно сложна и обычно требует специального оборудования.

Все устройства микропроцессорной системы объединяются общей системной шиной (она же называется еще системной магистралью или каналом). Системная магистраль включает в себя четыре основные шины нижнего уровня:

• шина адреса (Address Bus);

• шина данных (Data Bus);

• шина управления (Control Bus);

• шина питания (Power Bus).

Шина адреса служит для определения адреса (номера) устройства, с которым процессор обменивается информацией в данный момент. Каждому устройству (кроме процессора), каждой ячейке памяти в микропроцессорной системе присваивается собственный адрес. Когда код какого-то адреса выставляется процессором на шине адреса, устройство, которому этот адрес приписан, понимает, что ему предстоит обмен информацией. Шина адреса может быть однонаправленной или двунаправленной.

Шина данных — это основная шина, которая используется для передачи информационных кодов между всеми устройствами микропроцессорной системы. Обычно в пересылке информации участвует процессор, который передает код данных в какое-то устройство или в ячейку памяти или же принимает код данных из какого-то устройства или из ячейки памяти. Но возможна также и передача информации между устройствами без участия процессора. Шина данных всегда двунаправленная.

Шина управления в отличие от шины адреса и шины данных состоит из отдельных управляющих сигналов. Каждый из этих сигналов во время обмена информацией имеет свою функцию. Некоторые сигналы служат для стробирования передаваемых или принимаемых данных (то есть определяют моменты времени, когда информационный код выставлен на шину данных). Другие управляющие сигналы могут использоваться для подтверждения приема данных, для сброса всех устройств в исходное состояние, для тактирования всех устройств и т.д. Линии шины управления могут быть однонаправленными или двунаправленными.

Наконец, шина питания предназначена не для пересылки информационных сигналов, а для питания системы. Она состоит из линий питания и общего провода. В микропроцессорной системе может быть один источник питания (чаще +5 В) или несколько источников питания (обычно еще –5 В, +12 В и –12 В). Каждому напряжению питания соответствует своя линия связи. Все устройства подключены к этим линиям параллельно.

8. Структура памяти микропроцессорных систем;

Микропроцессорные системы используют память для хранения команд, данных и другой информации. Системы памяти отличаются друг от друга по способам доступа к ним, по объему памяти, энергоне­зависимости, стоимости хранения в расчете на бит информации, времени доступа.

Для функционирования компьютерной системы необходимо наличие как оперативного запоминающего устройства (ОЗУ), так и постоянного запоминающего устройства (ПЗУ), обеспечивающего сохранение информации при выключении питания. ОЗУ может быть статическим и динамическим, а ПЗУ однократно или многократно программируемым.

В ОЗУ коды в соответствии с решаемыми задачами постоянно изменяются и полностью пропадают при выключении питания. В ПЗУ хранятся управляющие работой ЭВМ стандартные программы, константы, таблицы символов и другая информация, которая сохраняется и при выключении компъютера. ОЗУ подразделяются на статическую память (SRAM), динамическую (DRAM), регистровую (RG). ПЗУ могут быть: масочными - запрограммированными на заводе изготовителе (ROM), однократно-программируемыми пользователем ППЗУ (PROM или OTP), многократно-программируемыми (репрограммируемыми) пользователем РПЗУ с ультрафиолетовым стиранием (EPROM) или c электрическим стиранием (EEPROM). Широкое распространение нашли также программируемые логические матрицы и устройства (PLM, PML, PLA, PAL, PLD, FPGA и т.д.) с большим выбором логических элементов и устройств на одном кристалле.

В зависимости от типа ЗУ элементом памяти (ЭП) может быть: триггер, миниатюрный конденсатор, транзистор с "плавающим затвором", плавкая перемычка (или ее отсутствие). Упорядоченный набор ЭП образует ячейку памяти (ЯП) . Количество элементов памяти в ячейке (длина слова) обычно кратно 2ⁿ (1,4,8,16, 32,64..), причем величины свыше 8-ми достигаются, обычно, группировкой микросхем с меньшим количеством ЭП. Количество ЭП в ЯП иногда называется длиной слова. Основными характеристиками микросхем памяти являются: информационная емкость, быстродействие и энергопотребление. Емкость ЗУ чаще всего выражается в единицах кратных числу 2¹⁰ = 1024 = 1K. Для длины слова равной биту (одному двоичному разряду) или байту (набору из восьми бит) эта единица называется килобит или килобайт и обозначается Kb или KB.

9. Характеристики систем полупроводниковой памяти;

Полупроводниковая память имеет большое число характеристик и параметров, которые необходимо учитывать при проектировании систем:

1. Емкость памяти определяется числом бит хранимой информации. Емкость кристалла обычно выражается также в битах и составляет 1024 бита, 4 Кбит, 16 Кбит, 64 Кбит и т.п. Важной характеристикой кристалла является информационная организация кристалла памяти MxN, где M - число слов, N - разрядность слова. Например, кристалл емкостью 16 Кбит может иметь различную организацию: 16 Кx1, 4 Кx2 Кx8. При одинаковом времени обращения память с большей шириной выборки обладает большей информационной емкостью.

2. Временные характеристики памяти.

Время доступа - временной интервал, определяемый от момента, когда центральный процессор выставил на шину адреса адрес требуемой ячейки памяти и послал по шине управления приказ на чтение или запись данных, до момента осуществления связи адресуемой ячейки с шиной данных.

Время восстановления- это время, необходимое для приведения памяти в исходное состояние после того, как ЦП снял с ША - адрес, с ШУ - сигнал "чтение" или "запись" и с ШД - данные.

3. Удельная стоимость запоминающего устройства определяется отношением его стоимости к информационной емкости, т.е. определяется стоимостью бита хранимой информации.

4. Потребляемая энергия (или рассеиваемая мощность) приводится для двух режимов работы кристалла: режима пассивного хранения информации и активного режима, когда операции записи и считывания выполняются с номинальным быстродействием. Кристаллы динамической МОП-памяти в резервном режиме потребляют примерно в десять раз меньше энергии, чем в активном режиме. Наибольшее потребление энергии, не зависящее от режима работы, характерно для кристаллов биполярной памяти.

5. Плотность упаковки определяется площадью запоминающего элемента и зависит от числа транзисторов в схеме элемента и используемой технологии. Наибольшая плотность упаковки достигнута в кристаллах динамической МОП-памяти.

6. Допустимая температура окружающей средыобычно указывается отдельно для активной работы, для пассивного хранения информации и для нерабочего состояния с отключенным питанием. Указывается тип корпуса, если он стандартный, или чертеж корпуса с указанием всех размеров, маркировкой и нумерацией контактов, если корпус новый. Приводятся также условия эксплуатации: рабочее положение, механические воздействия, допустимая влажность и другие.

10. Цикл чтения из микросхем ОЗУ и его временная диаграмма;

Вар 1.

Для чтения информации из памяти надо выставить код адреса читаемой ячейки и подать сигналы –CS и –OE (если он имеется). Сигнал -WR в процессе чтения должен оставаться пассивным (равным единице). В некоторых микросхемах памяти (называемых нетактируемыми, например, К155РУ7, КР541РУ2, HM62256) можно держать активным (нулевым) сигнал –CS для всех читаемых адресов. В других микросхемах (называемых тактируемыми, например, КМ132РУ10, К537РУ8) необходимо подавать свой импульс –CS для каждого читаемого адреса. Понятно, что нетактируемые микросхемы гораздо удобнее в применении, чем тактируемые.

Вар 2.

Цикл чтения начинается со сброса сигнала CS (Chip Select - Выбор Чипа) в низкое состояние, давая понять тем самым микросхеме, что чип "выбран" и сейчас с ним будут работать (и работать будут, и прорабатывать!).

К тому моменту, когда сигнал стабилизируется, на адресных линиях должен находиться готовый к употреблению адрес ячейки (т.е. номер строки и номер столбца), а сигнал WE должен быть переведен в высокое состояние (соответствующее операции чтения ячейки). Уровень сигнала OE (Output Enable - разрешение вывода) не играет никакой роли, т.к. на выходе пока ничего не содержится, точнее выходные линии находятся в, так называемом, высоко импедансом состоянии.

Спустя некоторое время (tAddress Access), определяемое быстродействием управляющей логики и быстротечностью переходных процессорах в инверторах, на линиях выхода появляются долгожданные данные, которые вплоть до окончания рабочего цикла (tCycle) могут быть непосредственно считаны. Обычно время доступа к ячейке статической памяти не превышает 1 - 2 нс., а зачастую бывает и меньше того!

Рис. 12.2.  Типичные временные диаграммы записи в память (а) и чтения из памяти (б)

11. Цикл записи в микросхему ОЗУ и его временная диаграмма;

Вар 1.

Для записи информации в память надо выставить код адреса на адресных входах, выставить код записываемых в этот адрес данных на входах данных, подать сигнал записи –WR и подать сигнал выбора микросхемы –CS. Порядок выставления сигналов бывает различным, он может быть существенным или несущественным (например, можно выставлять или снимать –CS раньше или позже выставления или снятия –WR). Собственно запись обычно производится сигналом -WR или –CS, причем данные должны удерживаться в течение всего сигнала –WR (или –CS) и заданное время после его окончания.

Вар 2.

Цикл записи статической оперативной памяти происходит в обратном порядке. Сначала мы выставляем на шину адрес записываемой ячейки и одновременно с этим сбрасываем сигнал WE в низкое состояние. Затем, дождавшись, когда наш адрес декодируется, усилиться и поступит на соответствующие битовые линии, сбрасываем CS в низкий уровень, приказывая микросхеме подать сигнал высокого уровня на требуемую линию row. Защелка, удерживающая триггер, откроется и в зависимости от состоянии bit-линии, триггер переключится в то или иное состояние.

Рис. 12.2.  Типичные временные диаграммы записи в память (а) и чтения из памяти (б)

12. Микросхемы ОЗУ статического типа;

Схемы, в которых в качестве запоминающей ячейки используется параллельный регистр называются статическим оперативным запоминающим устройством - статическим ОЗУ (RAM - random access memory - память с произвольным доступом), т.к. информация в нем сохраняется все время, пока к микросхеме ОЗУ подключено питание. В отличие от статической ОЗУ в микросхемах динамического ОЗУ постоянно требуется регенерировать их содержимое, иначе информация будет испорчена.