- •1. История эвм и основные определения
- •1.1 История создания эвм
- •1.2 Принципы фон Неймана
- •1.3 Особенности современных компьютеров
- •1.4 Развитие программного обеспечения
- •1.5 История пэвм
- •1.6 Появление ibm pc
- •1.7 Принцип открытой архитектуры
- •1.8 Развитие компьютеров ibm pc
- •2. Основы цифровой электроники
- •2.1. Числа, используемые в цифровой электронике. Двоичная система счисления
- •2.1.1. Перевод чисел из десятичной системы счисления в двоичную и обратно
- •2.1.2. Двоичная арифметика
- •2.1.3. Представление отрицательных чисел в двоичной системе счисления
- •2.1.4. Представление чисел c плавающей точкой в двоичной системе счисления
- •2.2 Другие системы счисления, используемые в микропроцессорной технике
- •2.2.1 Шестнадцатеричная система счисления
- •2.2.2 Двоично-десятичная система счисления
- •2.3. Базовые логические элементы
- •2.3.1. Формы описания логических элементов
- •2.3.2. Универсальный характер логического элемента и-не.
- •2.3.3. Логические элементы с числом входов больше двух
- •2.3.4. Интегральные схемы
- •2.3.5. Конструирование схемы по таблице истинности.
- •2.4. Классификация цифровых схем
- •2.5. Комбинационные схемы
- •2.5.1. Мультиплексор
- •2.5.2. Демультиплексор
- •2.5.3 Дешифратор
- •2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
- •2.6. Последовательные схемы
- •2.6.1 Асинхронный rs – триггер
- •2.6.2 Синхронный d-триггер
- •2.7 Двоичные счетчики
- •2.8 Регистры
- •2.9 Арифметические устройства.
- •2.9.1 Устройства сложения
- •2.9.1.1 Полусумматор
- •2.9.1.2 Полный сумматор
- •2.9.1.3. Многоразрядный сумматор
- •2.9.2 Устройства выполняющие операцию вычитания
- •2.9.2.1.Полувычитатель
- •2.9.2.2. Полный вычитатель
- •2.9.2.3. Многоразрядный вычитатель
- •2.9.3 Умножители
- •2.9.3.1. Многотактный умножитель сложения и сдвига
- •2.9.3.2 Матричный умножитель
- •3 Программируемые логические интегральные схемы (плис)
- •3.1 Классификация сбис пл
- •3.2 Язык описания аппаратуры ahdl
- •If high then
- •Io: bidir
- •Variable
- •Variable
- •If load then
- •4 Микропроцессорная техника
- •4.1 Общая структура микроЭвм.
- •4.2 Микропроцессорный комплект бис кр580 или intel8080.
- •4.3 Архитектура микропроцессора кр580ик80 (i8080)
- •4.3.1 Состав бис
- •4.3.2 Описание выводов микросхемы
- •4.3.3 Команды микропроцессора кр580ик80
- •4.3.3.1 Группа команд пересылки
- •4.3.3.2 Группа арифметических команд
- •4.3.3.3 Группа логических команд
- •4.3.3.3 Группа команд передачи управления
- •4.3.3.4. Группа команд работы со стеком, ввода-вывода и управления регистрами процессора;
- •4.4 Программируемый контроллер прерывания (пкп) кр580вн59
- •4.5 Архитектура программируемого таймера кр580ви53
- •4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
- •4.7 Программируемый контроллер режима прямого доступа к памяти кр580 вт57.
- •4.8 Программируемый контроллер последовательного интерфейса кр580вв51
- •5. Сопряжение цифровых и аналоговых устройств.
- •5.1 Цифроаналоговые преобразователи
- •5.1.1.1 Цап с широтно-импульсной модуляцией
- •5.1.1.2 Последовательный цап на переключаемых конденсаторах
- •5.1.2 Параллельные цап
- •5.1.2.1 Цап с суммированием весовых токов
- •5.1.2.2 Параллельный цап на переключаемых конденсаторах (цап с суммированием зарядов)
- •5.1.2.3 Цап с суммированием напряжений
- •5.1.3 Параметры цап
- •5.1.3.1 Статические параметры
- •5.1.3.2 Динамические параметры
- •5.1.3.3 Шумы цап
- •5.2. Аналого цифровые преобразователи
- •5.2.1 Параллельные ацп
- •5.2.2 Последовательные ацп
- •5.2.2.1 Ацп последовательного счета
- •5.2.2.2 Ацп последовательного приближения
- •5.2.2.3 Интегрирующие ацп
- •5.2.2.3.1 Ацп многотактного интегрирования
- •5.2.2.3.2 Сигма-дельта ацп
- •5.2.2.3.3 Преобразователи напряжение-частота
- •5.2.3 Последовательно-параллельные ацп
- •5.2.3.1 Многоступенчатые ацп
- •5.2.3.2 Многотактные последовательно-параллельные ацп
- •5.2.3.3 Конвеерные ацп
- •5.2.4 Параметры ацп
- •6. Интерфейсы, применяемые в микропроцессорных системах и микроконтроллерах.
- •6.3 IrDa (http://www.Gaw.Ru)
- •6.4 Ieee 1284 (Centronics, ecp, epp)
- •Interfaces.By.Ru
- •6.9 1Wire
- •6.10. Jtag
- •6.11 Механизмы кодирования передаваемых в последовательном коде данных
2.5. Комбинационные схемы
2.5.1. Мультиплексор
Мультиплексор – это цифровой многопозиционный переключатель, имеющий несколько сигнальных входов Xn-X0 и один выход Y. Для управления положением переключателя имеется несколько адресных входов An-A0. Эквивалентная схема мультиплексора на 4 канала представлена на рисунке__. Подавая двоичный код на адресные входы, можно выбрать номер сигнального входа, который подключается к выходу. Схему мультиплексора на 4 канала c использованием логических элементов представлена на рисунке __.
а. |
с. |
б. |
Рисунок 2.9 - Мультиплексор: а- эквивалентная схема; b-Условно графическое обозначение; с- Электрическая принципиальная схема на логических элементах
Таблица истинности составим на базе схемы мультиплексора на логических элементах.
А1 |
А0 |
Вход подключаемый к выходу (положение переключателя) |
0 |
0 |
Х1 |
0 |
1 |
Х2 |
1 |
0 |
Х3 |
1 |
1 |
Х4 |
2.5.2. Демультиплексор
Демультиплексор – это цифровой многопозиционный переключатель, имеющий один сигнальный вход X и несколько сигнальных выходов Y0-Yn. Для управления положением переключателя имеется несколько адресных входов An-A0. Эквивалентная схема демультиплексора на 4 канала представлена на рисунке__. Принципиальная электрическая схема демультиплексора на 4 канала и его условно графическое обозначение представлены на рисунке___. Двоичная последовательность передается с сигнального входа на сигнальный выход, соответствующий номеру на адресном входе.
а. |
с. |
б. |
Рисунок 2.10 - Демультиплексор: а- эквивалентная схема; b-Условно графическое обозначение; с- Электрическая принципиальная схема на логических элементах
2.5.3 Дешифратор
Дешифратор (ДШ) преобразует двоичный код на входах в активный сигнал на том выходе, номер которого равен десятичному эквиваленту двоичного кода на входах. В полном дешифраторе количество выходов m = 2n, где n - число входов. В неполном ДШ m < 2n.
В качестве дешифратора можно использовать демультиплексор если на его вход X постоянно подать логическую единицу, а двоичный код подавать на адресные входы. Таблица истинности такой схемы будет выглядеть следующим образом.
A1 |
A0 |
X3 |
X2 |
X1 |
X0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
Семисегментные индикаторы широко применяютсядля отображения информации
Внешний вид семисегментного индикатора поясняет рисунок. Каждый сегмент имеет свое буквенное обозначение от a до g. если используется десятичная запятая, то она соответствует сегменту h
Рисунок. 2.11 - Семисегментный индикатор
Каждый из сегментов индикатора представляет собой отдельный светоизлучающий диод, например сегмент f
Рисунок 2.12 - Сегмент f
При подаче логической 1 сегмент горит, при подачи логического нуля сегмент не горит. Попробуем сконструировать часть схемы отвечающей за сегмент f. Для этого выпишем все числа отображаемые на семисегментном индикаторе.
Рисунок 2.13 - числа отображаемые на семисегментном индикаторе
Как видно из рисунка сегмент f не горит в 5 случаях соответствующих цифрам: 1,2,3,7,d.
Схема соответствующая данному сегменту может быть представлена на рисунке 2.15.
Отечественной промышленностью производятся дешифраторы семисегментного кода КР514ИД1 и КР514ИД2. Эти дешифраторы предназначены для преобразования двоичного кода, подаваемого на их входы в код семисегментных светодиодных индикаторов. Обе микросхемы идентичны и различаются только тем, что КР514ИД1 предназначена для работы с индикаторами с общим катодом, а КР514ИД2 для индикаторов с общим анодом. Кроме того, микросхема КР514ИД1 содержит встроенные токоограничивающие резисторы на выводах a,b,c,d,e,f,g.
Условно графическое изображение микросхемы, цоколёвка и расположение сегментов на индикаторах показаны на Рисунке 2.14. Недостатком можно считать, что они не могут воспроизводить числа в шестнадцатиричной системе счисления, а ограничиваются только цифрами от 0 до 9.
Рисунок 2.14 - условно графическое обозначение дешифратора КР514ИД1
Рисунок 2.15 - Схема реализации дешифратора для сегмента f семисегментного индикатора.