Схема наращивания размерности двоичного дешифратора
•Для наращивания размерности дешифраторовиспользуют каскадное включение (рис. справа) или дешифраторы с входами разрешения (EN или GATE) различной полярности (рис. снизу)
62
Дешифратор семисегментного индикатора
Нумерация сегментов:
Схема дешифратора:
63
Шифратор (Encoder)
Шифратор – комбинационный БОИ который преобразует входной код в отличный от него выходной
код с меньшим количеством разрядов.
Двоичный шифратор – преобразует 2К-разрядный унитарный код (код «1 из N») в К-разрядное двоичное число.
Приоритетный двоичный шифратор (см. таблицу истинности) –
при появлении более одного активного входного сигнала выдает на выходе код (номер) входа с наибольшим порядковым номером, т.е. с наибольшим приоритетом.
Применение - кодирование номера активного сигнала и арбитраж нескольких активных сигналов, например, выбор наиболее приоритетного из нескольких запросов прерывания.64
Компаратор (Comparator)
Компаратор– БОЭ, определяющийсоотношение между двумя числами, поданных на входы компаратора.Числа на вход подаютсяв виде двоичных кодов, результаты определяются значениями одноразрядных цифровых сигналов = признаков.
Компараторна равенство– формируеттолько одноразрядный признак «равно-не равно».
Компараторбольше-меньшевыдает только одноразрядный признак «больше (равно) - меньше»
Полныйкомпаратор– выдает три признака: больше, меньше, равно.
Обозначение компараторов на принципиальных и блок-схемах и схема компаратора на равенство
65