Типовые циклы функционирования микроЭвм

В ЦВМ различают микрокомандный и командный циклы управления. Микрокомандный цикл обеспечивает выборку и исполнение текущей микрокоманды. Командный цикл обеспечивает выборку и исполнение текущей команды. Командный цикл соответствует по времени выполнению микропрограммы текущей операции. Микрокомандный цикл в синхронных машинах обычно имеет постоянную длительность. В асинхронных машинах длительность микрокомандного цикла может быть переменной. Командный цикл в основном имеет переменную длительность в зависимости от типа машинной операции (длинная или короткая операция), практически для каждой команды командный цикл может иметь различные временные характеристики.

В рассматриваемой микроЭВМ (рис. 40) разработчику доступен как микрокомандный, так и командный циклы. В микрокомандном цикле БМУ формирует на шине АМК адрес текущей микрокоманды, по которому из управляющей памяти выбирается микрокоманда (МК), отдельные поля которой (микроинструкции) поступают на функциональные устройства микроЭВМ. Эти устройства выполняют соответствующие действия цикла по обработке данных, формируют результат и логические условия. Условия поступают в БМУ и КС и влияют на формирование адреса следующего цикла.

В командном цикле по адресу, выставляемому на ША БМП, из ОП выбирается текущая команда, которая поступает в БМУ и в процессор. БМУ по ходу операции активизирует соответствующую микропрограмму, а процессор реализует формирование исполнительного адреса для выборки и размещения операндов (этот процесс может быть реализован в ходе микропрограммы). После запуска микропрограммы следует столько микрокомандных циклов, сколько имеется микрокоманд в активизированной ветви микропрограммы. В конце микропрограммы формируются логические условия командного цикла (либо в ходе исполнения микропрограммы) и адрес выборки следующей команды в программном счётчике или в рабочих регистрах БМП.

МикроЭВМ может функционировать в следующих системных режимах: режиме прерывания и режиме прямого доступа к памяти.

Режим прерывания позволяет осуществлять реакцию системы на асинхронные (заранее не предусмотренные) внутренние и внешние события. Например, авария питания, ошибка обработки данных и т.д. Кроме этого могут быть синхронные вызовы прерываний по специальным командам в программе.

Внешние прерывания вызываются соответствующими запросами прерываний (ЗП), поступающими на входы блока приоритетных прерываний. БПР отслеживает количество и приоритетность запросов и решает, какому из них отдать предпочтение или вообще не реагировать на запросы. Если запрос на прерывание выбран на обслуживание, то БПР запрос прерывания (ЗПР) к БМУ и выполнение текущей программы приостанавливается. Контекст программы сохраняется и осуществляется переход к процедуре обслуживания данного запроса (к прерывающей процедуре) по вектору прерывания (ВП), по завершению которой восстанавливается контекст программы и она запускается на дообслуживание (в частном случае, может быть и без дообслуживания).

В режиме прямого доступа к памяти (ПДП) подразумевается возможность обращения к основной памяти от иных устройств системы помимо процессора. Например, выполнение записи или чтения в ОП по управлению от контроллера внешнего устройства. Это в большинстве случаев позволяет сократить время выполнения операции обращения к основной памяти, так как работа с основной памятью в типовом командном цикле под управлением процессора будет создавать ряд дополнительных действий, увеличивающих время обращения. Например, если внешнему устройству требуется в типовом командном цикле записать слово данных в память, процессор должен опросить внешнее устройство на готовность к обмену, считать с внешнего устройства адрес, по которому требуется записать информацию в память (либо сформировать этот адрес внутри процессора), считать с внешнего устройства слово данных и принять его в свои регистры, опросить готовность памяти к операции, передать в память адресную информацию, управление и данные. Причем, в зависимости от типа процессора, эта передача может быть выполнена более чем за один командный цикл.

Врежиме ПДП устройство запрашивает отключение (блокировку) процессора от внутренних магистралей, опрашивает готовность памяти и выставляет адрес, данные и управление непосредственно на магистраль, то есть отсутствует дополнительная пересылка данных в процессор. ПДП может быть выполнен как в синхронном, так и в асинхронном цикле. В первом случае устройство отслеживает протокол, подобный протоколу процессора при работе с памятью. Во втором случае внешнее устройство реализует собственный протокол на максимально возможной частоте работы с данной памятью. ПДП в среднем позволяет на порядок повысить быстродействие обмена, особенно при обмене массивами данных.

Обычно для организации ПДП используются специализированные контроллеры прямого доступа к памяти. В рассматриваемой микроЭВМ для этих целей может быть задействован второй блок магистрального приемо-передатчика адреса и управления, в котором внешняя магистраль М3 будет задействована для обмена адресной информацией и управлением с внешними устройствами (интерфейс внешней системы (ИВС)), внутренняя магистраль М1 - для ввода адресной информации и управления на МА и МУ, а М2 – для вывода через М3 адреса и управляющей информации в шины ИВС (рис. 41).

Процесс ПДП будет осуществляться следующим образом:

1. Внешнее устройство (ВУ) формирует на магистраль управления запрос ПДП, который для БМУ будет определенным логическим условием, по которому вызывается процедура блокировки (приостанова), позволяющая освободить магистраль от иных источников и разрешающая обмен от ВУ через БМПП адреса и упраления с МУ, МА. Параллельно разрешается обмен от ИВС через БМПП данных с магистралями входных (МВх) и выходных (МВ) данных микроЭВМ (рис. 40).

2. ВУ в цикле обмена формирует на МА адрес памяти, на МВх или МВ – данные этого обмена, на МУ – микрооперации памяти (запись или чтение).

3. После завершения цикла обмена ВУ снимает сигнал запроса ПДП, и приостановленный процесс в системе продолжается.