- •Э. Таненбаум
- •Глава 2. Организация компьютерных систем 56
- •Глава 3. Цифровой логический уровень 139
- •Глава 4. Микроархитектурный уровень 230
- •Глава 5. Уровень архитектуры команд 334
- •Глава 6. Уровень операционной системы 437
- •Глава 7. Уровень языка ассемблера 517
- •Глава 8. Архитектуры компьютеров параллельного
- •Глава 9. Библиография 647
- •Глава 8 (архитектура компьютеров параллельного действия) полностью изменена. В ней подробно описываются мультипроцессоры (uma, numa и сома) и мультикомпьютеры (мрр и cow).
- •Глава 1
- •Глава 2 знакомит читателей с основными компонентами компьютера: процессорами, памятью, устройствами ввода-вывода. В ней дается краткое описание системной архитектуры и введение к следующим главам.
- •Глава 2
- •Центральный процессор Центральный процессор
- •12 Битов б
- •24 Входные линии
- •50 Входных линий
- •Глава 4
- •Старший бит
- •Блок выборки команд
- •Сигналы управления
- •Глава 5
- •Intel ia-64
- •Глава 6
- •Глава 7
- •3. Сведения о том, можно ли получить доступ к символу извне процедуры.
- •Глава 8
- •64 Элемента на каждый регистр
- •Intel/Sandia Option Red
- •00 Процессор 2
- •Глава 9
- •4. Mazidi and Mazidi, The 80x86ibm pc and Compatible Computers, 2nd ed.
- •5. McKee et al., Smarter Memory: ImprovingBandwidthforStreamed References.
- •4. McKusick et al., Design and Implementation ofthe 4.4bsd Operating System.
- •3. Hill, Multiprocessors Should Support Simple Memory-Consistency Models.
- •Ieee Scalable Coherent Interface Working Group, ieee, 1989.
- •Ieee Micro Magazine, vol. 18, p. 60-75, July/Aug. 1998b.
- •3Rd ed., Reading, ma: Addison-Wesley, 1998.
- •1988 Int'l. Conf. On Parallel Proc. (Vol. 11), ieee, p. 94-101, 1988.
- •Implementation of the 4.4 bsd Operating System», Reading, ma: Addison-Wesley, 1996.
- •In Shared Memory Multiprocessing», ieee Computer Magazine, vol. 30, p. 4450, Dec. 1997.
- •78Jan.-March 1999.
- •0 123456789Abcdef
- •I и Ijmii him
- •Э. Таненбаум
АРХИТЕКТУРА | ||
КОМПЬЮТЕРА | ||
|
4-Е ИЗДАНИЕ |
|
|
|
|
1 |
Э. ТАНЕНБАУМ |
|
РН PTR |
С^ППТЕР |
НЛНССИНП COmPUTER SCIENCE
Э. Таненбаум
АРХИТЕКТУРА КОМПЬЮТЕРА
4-Е ИЗДАНИЕ
СППТЕР
Москва • Санкт-Петербург • Нижний Новгород • Воронеж Ростов-на-Дону • Екатеринбург • Самара Киев-Харьков-Минск 2003
Краткое содержание
Предисловие 15
Глава 1. Предисловие 18
Глава 2. Организация компьютерных систем 56
Глава 3. Цифровой логический уровень 139
Глава 4. Микроархитектурный уровень 230
Глава 5. Уровень архитектуры команд 334
Глава 6. Уровень операционной системы 437
Глава 7. Уровень языка ассемблера 517
Глава 8. Архитектуры компьютеров параллельного действия 556
Глава 9. Библиография 647
Приложение А. Двоичные числа 663
Приложение Б. Числа с плавающей точкой 674
Алфавитный указатель 683
Содержание
Об авторе 14
Предисловие 15
Глава 1. Предисловие 18
Многоуровневая компьютерная организация 18
Языки, уровни и виртуальные машины 19
Современные многоуровневые машины 21
Развитие многоуровневых машин 24
Развитие компьютерной архитектуры 29
Нулевое поколение — механические компьютеры (1642-1945) 29
Первое поколение —электронные лампы (1945-1955) 32
Второе поколение — транзисторы (1955-1965) 35
Третье поколение — интегральные схемы (1965-1980) 37
Четвертое поколение — сверхбольшие интегральные схемы (1980-?) 39
Типы компьютеров 40
Технологические и экономические аспекты 41
Широкий спектр компьютеров 42
Семейства компьютеров 45
Pentium II 45
UltraSPARC II 48
PicoJavall 50
Краткое содержание книги 52
Вопросы и задания 54
Глава 2. Организация компьютерных систем 56
Процессоры 56
Устройство центрального процессора 57
Выполнение команд 58
RISC и CISC 62
Принципы разработки современных компьютеров 64
Параллелизм на уровне команд 65
Параллелизм на уровне процессоров 69
Основная память 73
Бит 73
Адреса памяти 74
Упорядочение байтов 75
Код с исправлением ошибок 77
Кэш-память 81
Сборка модулей памяти и их типы 84
Вспомогательная память 85
Иерархическая структура памяти 85
Магнитные диски 87
Дискеты 90
Диски IDE 91
SCSI-диски 92
RAID-массивы 93
Компакт-диски 98
CD-R 102
CD-RW 105
DVD 105
Процесс ввода-вывода 108
Шины 108
Терминалы 111
Мыши 119
Принтеры 121
Модемы 126
Коды символов 129
Краткое содержание главы 133
Вопросы и задания 134
Глава 3. Цифровой логический уровень 139
Вентили и булева алгебра 139
Вентили 139
Булева алгебра 142
Реализация булевых функций 144
Эквивалентность схем 145
Основные цифровые логические схемы 149
Интегральные схемы 149
Комбинационные схемы 151
Арифметические схемы 157
Тактовые генераторы 161
Память 163
Защелки 163
Триггеры (flip-flops) 165
Регистры 168
Организация памяти 168
Микросхемы памяти 172
ОЗУ и ПЗУ 174
Микросхемы процессоров и шины 177
Микросхемы процессоров 177
Шины 179
Ширина шины 182
Синхронизация шины 183
Арбитраж шины 188
Принципы работы шины 191
Примеры центральных процессоров 193
Pentium II 193
UltraSPARC II 200
PicoJavall 203
Примеры шин 205
Шина ISA 206
Шина PCI 207
Шина USB 215
Средства сопряжения 219
Микросхемы ввода-вывода 219
Декодирование адреса 220
Краткое содержание главы 223
Вопросы и задания 224
Глава 4. Микроархитектурный уровень 230
Пример микроархитектуры 230
Тракт данных 231
Микрокоманды 237
Управление микрокомандами: Mic-1 240
Пример архитектуры команд: IJVM 244
Стек 245
Модель памяти IJVM 247
Набор команд IJVM 248
Компиляция Java для IJVM 252
Пример реализации микроархитектуры 254
Микрокоманды и их запись 254
Реализация IJVM с использованием Mic-1 258
Разработка микроархитектурного уровня 271
Скорость и стоимость 271
Сокращение длины пути 274
Микроархитектура с упреждающей выборкой команд из памяти: Mic-2 280
Конвейерная архитектура: Mtc-3 284
Конвейер с 7 стадиями: Mic-4 290
Увеличение производительности 293
Кэш-память 294
Прогнозирование ветвления 300
Исполнение с изменением последовательности и подмена регистров 306
Спекулятивное выполнение 311
Примеры микроархитектурного уровня 314
Микроархитектура процессора Pentium II 314
Микроархитектура процессора UltraSPARC II 319
Микроархитектура процессора picoJava II 322
Сравнение Pentium, UltraSPARC и picoJava 327
Краткое содержание главы 329
Вопросы и задания 330