9.6 Одновибраторы на интегральных схемах
Установка одного из квазиравновесий в устойчивое, достигается включением внешнего источника напряжения смещения. В цепи ПОС емкость и резистор – время замедляющая цепочка.
В исходном состоянии усилитель находится
в состоянии устойчивого равновесия
рисунок 88,а – за счет подачи – 
на неинвертирующий вход ОУ.
При подаче отрицательного запускающего импульса на инвертирующий вход ОУ увеличивается выходное напряжение, которое через цепь ПОС , лавинообразно переводит ОУ в состояние ограничения положительных напряжений – состояние квазиравновесия.
Лавинообразный процесс возможен, если положительная составляющая напряжения ОС на инвертирующем входе превышает отрицательную составляющую напряжения за счет источника .
Длительность выходного импульса
(состояние квазиравновесия) соответствует
времени разряда конденсатора
до нулевого уровня через
,
и 
.
После этого возникает обратный
лавинообразный переход одновибратора
в исходное состояние, и перезаряд емкости
.
Для уменьшения времени перезаряда в
схему одновибратора включен VD2.
Одновибратор на двух логических элементах
И–НЕ рисунок 88 б. В исходном состоянии
логический элемент (ЛЭ–1) закрыт, на его
входе логическая единица”1”, логический
элемент ЛЭ–2 – открыт на входе логический
“0”. Закрытое состояние ЛЭ1 обеспечивается
выбором входного напряжения 
,
где
– пороговый уровень входного напряжения.
Выполнение этого неравенства возможно,
если сопротивление 
.
9.7 Блокинг – генератор
Представляет собой однокаскадный ключ, который с помощью импульсного трансформатора замкнут в кольцевую схему с сильной положительной обратной связью (рисунок 89,а).
Блокинг–генератор является генератором мощных импульсов большой скважности. При использовании дополнительных обмоток можно получить импульсы различной полярности с амплитудой во много раз превышающей напряжение источника питания. Блокинг–генератор может работать по схеме ОЭ, ОБ и ОК.
Обмотки; 
– осуществляет ПОС, 
– обычная повышающая. Резистор 
и емкость
время замедляющая цепь определяющая
частоту следования импульсов (рисунок
89,б).
9.8 Триггеры на логических схемах
По способу записи информации триггеры могут быть несинхронизируемыми (асинхронный) и синхронизируемыми (синхронными). Синхронизируемые триггеры имеют импульсный вход C, на который поступает синхронизирующий (тактирующий) сигнал, разрешающий триггеру принять новую информацию (вызывающий срабатывание триггера).
По способу логического функционирования триггеры разделяют на следующие типы: RS – триггеры с раздельным запуском (триггеры с установочными входами); Т – триггеры со счетным входом; Д – триггеры с поступлением информации по одному входу (триггеры задержки); универсальные.
S
Рисунок 91
– прямой выход, 
– инверсный выход.
RS – триггер – наиболее простой (рисунок 91), содержит минимальное количество логических элементов два элемента И–НЕ или ИЛИ–НЕ.
Синхронный RS – триггер имеет дополнительный тактовый вход (рисунок 82).
Т – триггер.
Счетный (рисунок 92)
Д – триггер.
Запись информации происходит в момент поступления синхронизирующего импульса, а ее использование возможно при поступлении следующего синхронизирующего импульса, т.е. с задержкой на такт (рисунок 93).
Так как Д – триггер запоминает сигнал на входе и хранит до следующего тактового импульса, поэтому Д – триггеры являются элементами памяти.
Универсальный JК – триггер. Синхронный
имеет тактовый вход (рисунок 94). Наиболее
сложный и не имеет неопределенных
состояний. Роль входа S и R играют
соответственно J и К. При этом
роль S и R входов играют
соответственно J и К. Отличительной
особенностью JК – триггера является
переход в режим Т – триггера при
,
т.е. при объединении входов.
Для реализации Д – триггера объединяют вход К через инвертор с входом J.