2.13.2. Одноразрядный сумматор
Сумматоры выполняют арифметическое сложение чисел, которое производится начиная с младших разрядов чисел. В каждом разряде сумматора выполняются одинаковые действия, т. е. суммируются две двоичные цифры в соответствии с правилами сложения двоичных цифр.
При сложении двух единиц возникает единица переноса в старший разряд, которую нужно учесть при сложении цифр следующего разряда. Поэтому в каждом разряде сумматора необходимо предусмотреть возможность суммирования трех цифр: двух цифр слагаемых и единицы переноса из младшего разряда. В свою очередь, в каждом разряде необходимо сформировать не только значение одного разряда суммы, но и значение единицы переноса в соседний старший разряд. Таким образом, сумматор для сложения многоразрядных чисел можно построить из одинаковых схем, каждая из которых выполняет сложение двух цифр слагаемых и переноса из младшего разряда. Такая схема называется одноразрядным сумматором. Одноразрядный сумматор представляет собой комбинационную схему с тремя входами и двумя выходами, логика работы которой соответствует следующей таблице истинности (табл. 2.13).
Таблица 2.13. Логика одноразрядного сумматора
Входы |
Выходы |
|||
ai |
bi |
pi-1 |
si |
pi |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
В соответствии с таблицей истинности уравнения выходов после минимизации имеют следующий вид:
Схемы одноразрядного сумматора и его условное графическое обозначение показаны на рис. 2.25.
Рис. 2.25. Одноразрядные сумматоры:
а – схема сумматоров на элементах И-НЕ;
б – схема сумматора с использованием элементов сложения по модулю 2;
в – условное графическое обозначение
2.13.3. Полусумматор
Полусумматором или одноразрядным сумматором на два входа, называется схема с двумя входами и двумя выходами, которая реализует следующие функции:
где
– значение суммы в данном разряде;
– значение переноса из данного разряда;
и
– одноименные разряды слагаемых.
Полусумматоры могут быть использованы для построения схем одноразрядных сумматоров на три входа, а также схем ускорения умножения. Варианты схемы полусумматора и его условное графическое обозначение приведены на рис. 2.26.
Рис. 2.26. Полусумматор:
а – схема; б – условное графическое обозначение;
в – схема одноразрядного сумматора на основе полусумматоров