- •Оглавление
- •Вступление
- •Реализация cpu для выполнения команд сложения и вычитания алгебраических чисел
- •Начальные данные
- •Состав и описание структурной схемы cpu для выполнения команд add и sub
- •Описание алгоритма операций сложения и вычитания машинных чисел
- •Состав и описание узлов модуля операционного блока (моб) для выполнения операций сложения и вычитания машинных чисел
- •Реализация моб для выполнения операции деления чисел
- •Начальные данные
- •Обоснование алгоритма деления чисел
- •Реализация моб для выполнения операции умножения чисел
- •Начальные данные
- •Обоснование алгоритма умножения чисел
- •Состав и описание операционных элементов функциональной схемы (фс) моб для выполнения операции умножения чисел
- •Синтез по заданному элементному базису минимальных реализаций функциональных узлов моб для выполнения умножения чисел
- •Синтез регистров (ра, рв, рс)
- •Синтез регистра ра на базе к155тм8:
- •Синтез коммутатора (кома):
- •Синтез регистра ра
- •2)Синтез регистра рв на базе к155тм8:
- •Синтез коммутатора (комв):
- •Синтез регистра рb
- •Синтез регистра рc на базе к155тм8:
- •Синтез коммутатора (комc):
- •Синтез регистра рc
- •Синтез коммутатора (ком)
- •Синтез сумматора (sm)
- •3.4.3 Синтез счетчика (сt)
- •Синтез триггера знака (тзн)
- •Список литературы
-
Состав и описание структурной схемы cpu для выполнения команд add и sub
Структурной схемы CPU для выполнения операций ADD и SUB представлена на рисунке 1.8
Данная схема состоит из следующих элементов:
-
IR – регистр команд, который предназначен для сохранения текущей команды. Так как согласно ТЗ заданы команды RR (2 байта) и RX (4 байта), то разрядность регистров будет соответствовать 16 и 32 разряда.
-
BR – буферный регистр команд. Предназначен для хранения операндов, индексной части (RX), базовой части исполнительного адреса (B2) и данных.
-
MR – это регистровая память, предназначенная для хранения операндов, индексной части (RX), базовой части исполнительного адреса (B2) и данных.
-
MM – это оперативная память, предназначенная для хранения операндов и результатов выполнения операции.
-
PC – счетчик команд, который указывает на начало адреса в ячейке памяти.
-
CU – управляющий автомат, который организовывает работу всего устройства.
-
AC ADR — аккумулятор формирования исполнительного адреса операнда.
-
МОБ ADD/SUB – модуль операционного блока для выполнения операций сложения и вычитания машинных чисел.
Рисунок 1.8 Структурная схема CPU для выполнения команд ADD и SUB
-
Описание алгоритма операций сложения и вычитания машинных чисел
Алгоритм ADD в ДК
Переполнение может возникнуть:
Алгоритм SUB в ДК
Переполнение может возникнуть:
|А|=10001’2=1710 |В|=10011’2=1910
Пример 1 (А>0 B>0) Адк=0.10001 Вдк=0.10011 |
|
ADD |
SUB |
(A+B)ДК=17+19=3610=0.1001002 0. 1 0 0 0 1 0. 1 0 0 1 1 1. 0 0 1 0 0 En=0 en=1 En≠en Enen=1(ПП)
|
(A-B)ДК =17-19=-210=1.111102 0. 1 0 0 0 1 1. 0 1 1 0 0 1 1. 1 1 1 1 0 En=0 en=0 En=en Enen=0(ПП нет) |
Пример 2 (А>0 B<0) Апк=0.10001 Впк=1.01101 |
|
ADD |
SUB |
(A+B)ДК=17+(-19)=-210=1.111102 0. 1 0 0 0 1 1. 0 1 1 0 1 1. 1 1 1 1 0 En=0 en=0 En=en Enen=0(ПП нет) |
(A-B)ДК =17-(-19)=3610=0.1001002 0. 1 0 0 0 1 0. 1 0 0 1 0 1 1. 0 0 1 0 0 En=0 en=1 En≠en Enen=1(ПП) |
Пример 3 (А<0 B>0) Апк=1.01111 Впк=0.10011 |
|
ADD |
SUB |
(A+B)ДК=(-17)+19=210=0.000102 1. 0 1 1 1 1 0. 1 0 0 1 1 0. 0 0 0 1 0 En=1 en=1 En=en Enen=0(ПП нет)
|
(A-B)ДК = -17-19=-3610=1.0111002 1. 0 1 1 1 1 1. 0 1 1 0 0 1 0. 1 1 1 0 0 En=1 en=0 En≠en Enen=1(ПП) |
Рисунок 1.7 Примеры операций сложения и вычитания чисел в ДК
Пример 4 (А<0 B<0) Апк=1.01111 Впк=1.01101 |
|
ADD |
SUB |
(A+B)ДК=(-17)+(-19)=-3610=1.0111002 1. 0 1 1 1 1 1. 0 1 1 0 1 0. 1 1 1 0 0 En=1 en=0 En≠en Enen=1(ПП)
|
(A-B)ДК =(-17)-(-19)=210=0.000102 1. 0 1 1 1 1 0. 1 0 0 1 0 1 0. 0 0 0 1 0 En=1 en=1 En=en Enen=0(ПП нет) |
Рисунок 1.8 Примеры операций сложения и вычитания чисел в ДК (продолжение)