Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Схемотехника билеты.docx
Скачиваний:
15
Добавлен:
20.09.2019
Размер:
618.17 Кб
Скачать

33. Программируемые логические матрицы.

ПЛМ представляет собой функциональный блок, настраиваемый на реализацию логических схем в цифровых системах.

В зависимости от внутренней организации ПЛМ подразделяются на ПЛМ комбинационной логики и ПЛМ с дополнительными функциональными элементами и памятью.

Первый тип ПЛМ подразделяется на двухуровневые и трехуровневые. Двухуровневые ПЛМ включают в себя две матрицы объединенные внутренней шиной (рис. 90, а).

Рис. 90

Матрица М1 имеет S входов, матрица M2 – t выходов. Такие матрицы обычно обозначают ПЛМ(S,t,q), где q – разрядность внутренней шины. На выходах матрицы М2 могут быть включены инверторы.

Разновидностью ПЛМ(S,t,q) является усовершенствованный вариант ПЛМ(z,q), где z=S+t. Конкретные значения S и t могут выбираться произвольно при программировании ПЛМ. Например: ПЛМ(6,10) путем программирования может быть использована как ПЛМ(3,3,10) или ПЛМ(5,1,10). Отметим в качестве примера: ППЛМ 556РТ1 – ПЛМ(16,8,48); МПЛМ MMI5775А – ПЛМ(14,8,96)

Трехуровневые ПЛМ комбинированного типа в отличие от двухуровневых содержат дополнительный S-входовой блок. Число выходов этого блока равно числу горизонтальных шин матрицы М1 (рис. 90,б).

Наиболее часто блок D состоит из набора S/2 двухвходовых дешифраторов, поэтому такие ПЛМ обозначаются ПЛМД.

Применение ПЛМД позволяет значительно по сравнению с ПЛМ сократить число промежуточных шин. Для примера рассмотрим реализацию на ПЛМД булевой функции: , после минимизации можно записать: , в этом случае функция может быть реализована на одной ПЛМД(4,1,1) (рис. 90,в).

Для оценки затрат в ПЛМ используют понятие информационной емкости S(M)=S(M1)+S(M2) = 2LB+NB (бит), где L – число входов, N – число выходов, B – число внутренних шин ПЛМ.

Для приведенной выше булевой функции информационная емкость ПЛМ, реализованной на ПЛМД, составляет SПЛМД = 9. Для ПЛМ без дополнительного входного блока число внутренних шин q должно быть ³і4, поэтому SПЛМ = 36. По информационной емкости ПЛМД имеет выигрыш в раза.

Двухуровневая ПЛМ с памятью в отличие от простой ПЛМ содержит внутренний r-разрядный регистр. Такие ПЛМ характеризуются четырьмя параметрами ПЛМ(S,t,q,r) (рис. 91).

Включение элементов памяти в обратную связь обычно задается в процессе программирования в зависимости от реализуемой функции.

Рис. 91

Пример такой ПЛМ является ППЛМД МРВ450(24,16,72,16).

34. Плис.

Основное отличие ПЛИС от ПЛМ, это наличие в структуре большого количества элементов памяти (триггеров). Кроме того, в ПЛИС входят различные функциональные узлы. Выходные каскады реализованы на трехстабильных буферных каскадах.

Такая структура позволяет реализовывать практически любые схемы цифровой техники – счетчики, регистры, дешифраторы, котроллеры, процессоры и т.д.

К ПЛИС отечественного производства можно отнести 556РТ21, 1556ХП4,6,8, изготовленные по ТТЛШ-технологии с временем обращения 25  60 нсек.

На мировом рынке доминируют ПЛИС КМОП-технологии EPROM – с УФ стиранием и EEPROM с электрическим стиранием. Буферные каскады таких ПЛИС обеспечивают согласование с ИМС ТТЛ-структуры.

Важной особенностью ПЛИС является наличие перемычки (бита) секретности. Если после программирования ПЛИС ее внутреннюю конфигурацию можно считать и полученный шаблон тиражировать, то после разрыва перемычки секретности содержимое ПЛИС становится недоступным для чтения. Поэтому ПЛИС одновременно широко используются в качестве электронного ключа для защиты аппаратных и программных средств.

С точки зрения степени интеграции, ПЛИС можно охарактеризовать следующими

цифрами: степень интеграции свыше 10000 вентилей, количество триггеров – свыше 500.

При разработке оригинальной аппаратуры, требующей нестандартных решений, ПЛИС дают максимальный выигрыш. ПЛИС может заменить до 70 корпусов ИМС, например, 555 серии. В последние 2¸ё3 года появилась новая разновидность программируемых матриц ПЛИС – ISP (in system programmable - программируемые в системе). Программирование и перепрограммирование таких ПЛИС осуществляется непосредственно в системе (на плате) через специальный кабель, подключаемый непосредственно к компьютеру через последовательный или параллельный порт. Это позволяет производить отладку ПЛИС прямо в рабочей схеме и не требует программатора.

Одним из лидеров по производству ПЛИС является фирма Altera. Ниже приведены основные параметры ПЛИС семейств MAX7000 и MAX9000 (ISP).

Степень интеграции

Количество выводов

Количество входов

Количество триггеров

Количество ячеек

ttзд

EEPROM EPM7256

10000

208

4

192

256

»»10нс

EEPROM (ISP) EPM9566

24000

>208

4

772

560

»»15нс

Все ПЛИС по совей структуре разбиты на независимые макроячейки. Для примера на рис. 95 приведена функциональная схема такой ячейки для семейства ПЛИС MAX7000.

Использование ПЛИС невозможно без применения средств автоматизации САПР ПЛИС. Программное обеспечение позволяет описать схему одним из стандартных способов – булевы уравнения, таблица истинности, принципиальная схема. И на основе этого сформировать таблицу прошивки ПЛИС.

Рис. 95

В нашей стране широко используется САПР ПЛИС – «ФОРС+». Она предназначена для ПЛМ (иногда ПЛМ называют классический тип ПЛИС). За рубежом широко используется САПР ПЛИС фирмы Altera «MAX+PLUS II». Эта САПР имеет более широкие возможности, библиотеки, функциональное представление узлов. Обе системы имеют возможность описания схем либо библиотечным образом, либо функциональным. Библиотечное описание использует набор компонентов (ИМС стандартных серий, примитивов), при функциональном описании используются алгоритмы работы устройств и узлов.

На рис. 96 представлено условное графическое обозначение ПЛМ. Для обозначения ПЛИС используются символы PLD (programmable logic device).

Рис. 96

35. Однонаправленные шинные формирователи.

Для обслуживания системных и локальных шин в вычислительных системах используются различные типы шинных формирователей. Наиболее простыми являются шинные драйверы с Z-состонием, которые обеспечивают однонаправленную передачу данных.

Основное отличие выпускаемых ИМС шинных драйверов – это количество разрядов и форма выходного сигнала.

Например: 555ЛП8 – 4 драйвера с независимым управлением (LD – линейный драйвер) (рис. 97,а).

Рис. 97

155ЛН6 – 6-разрядный драйвер BD (BUS DRIVER – шинный драйвер) (рис. 97,б).

561ЛН1 – 6-разрядный драйвер, имеющий кроме управляющего сигнала ОЕ, сигнал стробирования.

1533АП3 – два 4-х разрядных шинных драйвера с триггерами Шмитта на входах, обеспечивающих повышенную помехоустойчивость (рис. 97, в).

1533АП12 – 8-разрядный шинный драйвер.

Отдельные виды драйверов имеют знак третьего состояния по входу (рис. 97,г). Знак по входу означает наличие внутрисхемных резисторов, соединяющих входы с шинных драйверов с выводом питания UП, что позволяет исключить внешние дополнительные резисторы при использовании ЛЭ с открытым коллектором или механических переключателей, работающих на размыкание входных цепей.

36. Приемопередатчики с одной двунаправленной шиной.

Для обслуживания системных двунаправленных шин используются шинные приемопередатчики, которые выполняют функции приема и передачи данных в разных направлениях.

Структурно можно представить три основные группы приемопередатчиков.

Приемопередатчик с одной двунаправленной шиной данных (рис. 98,а).

Рис. 98

DI – вход данных, DO – выход данных, DB – вход-выход двунаправленных данных ( Date Bidirectional), T – сигнал управления направлением передачи (Transmit). При Т=0 передача происходит по направлению DI®®DB (ввод данных), выход DO находится в Z-состоянии; при Т=1 передача данных происходит по направлению DB®®DO (вывод данных), выход DB находится в Z-состоянии.

Приемопередатчик с одной двунаправленной шиной данных, с управлением по выходу и направлением передачи (рис. 98,б).

DI®®DB (ввод) при Т=0, =0, , DO в Z-состоянии; DB®®DO (вывод) при Т=1, =0, , выход DВ в Z-состоянии.

37. Приемопередатчики с двумя двунаправленными шинами.

Приемопередатчик с двумя двунаправленными шинами (рис. 98,в).

DA®®DB (передача от шины А к шине В) при Т=0, =0, ; DB®®DA (передача от шины В к шине А) при Т=1, =0, .

На основе этих структур выпускается все многообразие приемопередатчиков.

589АП26 – 4-х разрядный приемопередатчик с одной двунаправленной шиной (рис. 99,а). CS – выбор кристалла, включение приемопередатчика. DIEN – (Datе Input Enable) управление направлением передачи данных. При = 0 и = 0 передача идет в направлении DI®®DB; при = 1 и = 0  DB®®DO. При =1 оба выхода DO и DB находятся в Z-состоянии.

Рис. 99

1533ИП6 – 4-х разрядный приемопередатчик с двумя двунаправленными шинами с повышенной помехоустойчивостью (триггеры Шимтта по входу) (рис. 99,б).

Данный приемопередатчик имеет независимые сигналы управления приемом и передачей данных OEA (разрешение выходов DA) и (разрешение выходов DB).

При OEA=0, =0 направление передачи DA®®DB.

При OEA=0, =1 приемопередатчик выключен, DA и DB в Z-состоянии.

При OEA=0, =0 направление передачи DB®®DA.

Комбинация управляющих сигналов OEA=1 и =0 является запрещенной.

Аналогичную структуру имеют ИМС приемопередатчиков 1533ИП7, 559ИП13, 1533АП26.

ИМС 580ВА86,87; 1834ВА86,87; 1533АП6,9 – 8-разрядные приемопередатчики с двумя двунаправленными шинами, имеющие вход управления направлением передачи Т (рис. 99,в).

25

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]