- •Министерство Образования Российской Федерации
- •Вывод формул времен задержек.
- •Экспресс-анализ характеристик схем
- •Расчет времени задержки для минимальных ширин каналов всех ее транзисторов
- •Определение ширин каналов близких к оптимальным
- •Получение целевой функции задержки t(w)
- •Оптимизация выбранной схемы
Министерство Образования Российской Федерации
Государственный Электротехнический Университет «ЛЭТИ»
Кафедра Вычислительной Техники
Дисциплина: Конструкторско–технологическое обеспечение
производства ЭВМ
Пояснительная записка к курсовой работе
«Проектирование фрагментов цифровых БИС
Выполнила Павлова Н.В.
гр 8371
Преподаватель Миронов С.Э.
С.-Петербург
2001г.
Техническое задание
Фрагмент |
Внешние условия включения |
Целевая функция минимизации | ||||
на входе |
на выходе | |||||
t= |
t=0 |
Эи |
ОФ |
ЭИ | ||
И |
- |
|
А1->X A1->Y A2->C |
- |
S->B1 P->B2 |
max {tpi,tsi}
|
Функция фрагмента
Необходимо спроектировать фрагмент цифровой БИС на комплементарной МДП-структуре, реализующий функцию И, при заданных ограничениях.
Вход |
Выход | |||
Х |
У |
С |
S |
P |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Внешние условия включения
1 1 1
КМОП
Фрагмент 1 1
S P A1 A2 A3 B1 B2
CA1
CA1
CA2
CB1
CB2
Целевая функция минимизации.
В качестве целевой функции минимизации задана T = max{ tSi, tpi }, т.е. максимальное время задержки сигнала на выходахSиPпо всем наборам входных сигналов.
Расчет схем
Y X S
P
0 0 1 0 0 0 1 0
C
S=X*Y*C P=X*Y
Эквивалентные схемы фрагмента.
Тр1
Тр2
Тр3
E
P
Тр6
Тn6
E
E
E
Тр4
Тр5
Тn1
Тn2
Тn3
Тn4
Тn5 Y X
Тр7
Тn7
S
С
Элемент И .Схема 1.
E
Тр4
Тр5
E
Тр6
S
Тn6
Тn4
Тn5
С
Элемент И .Схема 2.
P
Тр1
Тр2
Тр3
Тn1
Тn2
Тn3 Y X
E
E
E
Тр5
Тр6
S
E
Тр3
Тn6
Тn3
Тn5
С
Элемент И .Схема 3.
P
Тр1
Тр2
Тр4
Тn1
Тn2
Тn4 Y X
E
E
Вывод формул времен задержек.
Таблица переключения схемы 1.
-
№
ХУС
0
000
Тр1|| Tp2
Tp3||Tp4||Tp5
Tn6
Tn7
1
001
Tp1||Tp2
Tp3||Tp4
Tn6
Tn7
2
010
Tp1
Tp3||Tp5
Tn6
Tn7
3
011
Tp1
Tp3
Tn6
Tn7
4
100
Tp2
Tp4||Tp5
Tn6
Tn7
5
101
Tp2
Tp4
Tn6
Tn7
6
110
Tn1,Tn2
Tp5
Tp6
Tn7
7
111
Tn1,Tn2
Tn3,Tn4,Tn5
Tp6
Tp7
Таблица переключения схемы 2.
-
№
ХУС
0
000
Тр1|| Tp2
Tn3
Tp4||Tp5
Tn6
1
001
Tp1||Tp2
Tn3
Tp4
Tn6
2
010
Tp1
Tn3
Tp4||Tp5
Tn6
3
011
Tp1
Tn3
Tp4
Tn6
4
100
Tp2
Tn3
Tp4||Tp5
Tn6
5
101
Tp2
Tn3
Tp4
Tn6
6
110
Tn1,Tn2
Tp3
Tp5
Tn6
7
111
Tn1,Tn2
Tp3
Tn4,Tn5
Tp6
Таблица переключения схемы 3.
-
№
ХУС
0
000
Тр1|| Tp2
Tp3
Tn4
Tn5||Tn6
1
001
Tp1||Tp2
Tn3
Tn4
Tn5
2
010
Tp1
Tp3
Tn4
Tn5||Tn6
3
011
Tp1
Tn3
Tn4
Tn5
4
100
Tp2
Tp3
Tn4
Tn5||Tn6
5
101
Tp2
Tn3
Tn4
Tn5
6
110
Tn1,Tn2
Tp3
Tp4
Tn6
7
111
Tn1,Tn2
Tn3
Tp4
Tp5,Tp6
Вывод времен задержек формирования выходного сигнала для схемы 1.
tp2 = tp3 = t0(1/Wn6)2B2 + t0(Kt/Wp1)(Wp6 + Wn6) + t0(1/A1)(Wp1 + Wn1 + Wp3 + Wn3)
tp0,tp1 заведомо меньше tp2=tp3
tp4 = tp5 = t0(1/Wn6)2B2 + t0(Kt/Wp2)(Wp6 + Wn6) + t0(1/A1)(Wp2 + Wp2 + Wp4 + Wn4)
tp6 = tp7 = t0(Kt/Wp6)2B2 + t0(1/Wn1 + 1/Wn2)(Wp6 + Wn6) +
max{t0(1/A1)(Wp1 + Wn1 + Wp3 + Wn3); t0(1/A1)(Wp2 + Wn2 + Wp4 + Wn4)}
ts3 = t0(1/Wn7)2B1 + t0(Kt/Wp3)(Wp7 + Wn7) + t0(1/A1)(Wp1 + Wn1 + Wp3 + Wn3)
ts5 = t0(1/Wn7)2B1 + t0(Kt/Wp4)(Wp7 + Wn7) + t0(1/A1)(Wp2 + Wn2 + Wp4 + Wn4)
ts6 = t0(1/Wn7)2B1 + t0(Kt/Wp5)(Wp7 + Wn7) + t0(1/A1)(Wp5 + Wn5)
ts0, ts1,ts2 и ts4 заведомо меньше ts3, ts5, ts6
ts7 = t0(Kt/Wp7)2B1 + t0(1/Wn3 + 1/Wn4+1/Wn5)(Wp7 + Wn7) +
max{t0(1/A1)(Wp1 + Wn1 + Wp3 + Wn3); t0(1/A1)(Wp2 + Wn2 + Wp4 + Wn4); to(1/A2)(Wp5 + Wn5)}
Вывод времен задержек формирования выходного сигнала для схемы 2.
tp2 = tp3 = t0(1/Wn3)(2B2+Wn4+Wp4) + t0(Kt/Wp1)(Wp3 + Wn3) + t0(1/A1)(Wp1 + Wn1)
tp0,tp1 заведомо меньше tp2=tp3
tp4 = tp5 = t0(1/Wn3)(2B2+Wn4+Wp4) + t0(Kt/Wp2)(Wp3 + Wn3) + t0(1/A1)(Wp2 + Wn2)
tp6 = tp7 = t0(Kt/Wp3)(2B2+Wn4+Wp4) + t0(1/Wn1 + 1/Wn2)(Wp3+Wn3)+max{t0(1/A1)(Wp1+Wn1);t0(1/A1)(Wp2+Wn2 )}
ts1 заведомо меньше ts3 и ts5
ts3 = t0(1/Wn6)2B1 + t0(Kt/Wp4)(Wp6 + Wn6) + tp3
ts5 = t0(1/Wn6)2B1 + t0(Kt/Wp4)(Wp6 + Wn6) + tp5
ts6 = t0(1/Wn6)2B1 + t0(Kt/Wp5)(Wp6 + Wn6) + t0(1/A1)(Wp5 + Wn5)
ts0, ts2, ts4 заведомо меньше ts1,ts3, ts5, ts6
ts7 = t0(Kt/Wp6)2B1 + t0(1/Wn4+1/Wn5)(Wp6 + Wn6) + max{t0(1/A2)(Wp5 + Wn5); tp7}
Вывод времен задержек формирования выходного сигнала для схемы 3.
tp2 = tp3 = t0(1/Wn4)2B2 + t0(Kt/Wp1)(Wp4 + Wn4+Wp5+Wn5) + t0(1/A1)(Wp1 + Wn1)
tp0,tp1 заведомо меньше tp2=tp3
tp4 = tp5 = t0(1/Wn4)2B2 + t0(Kt/Wp2)(Wp4 + Wn4+Wp5+Wn5) + t0(1/A1)(Wp2 + Wp2)
tp6 = tp7 = t0(Kt/Wp4)2B2 + t0(1/Wn1 + 1/Wn2)(Wp4+Wn4+Wp5+Wn5)+max{t0(1/A1)(Wp1+Wn1);t0(1/A1)(Wp2+Wn2 )}
ts1 заведомо меньше ts3 и ts5
ts3 = t0(1/Wn5)2B1 + t0(Kt/Wp1)(Wp4 + Wn4+Wn5+Wp5) + t0(1/A1)(Wp1 + Wn1)
ts5 = t0(1/Wn5)2B1 + t0(Kt/Wp2)(Wp4 + Wn4+Wn5+Wp5) + t0(1/A1)(Wp2 + Wn2)
ts6 = t0(1/Wn6)2B1 + t0(Kt/Wp3)(Wp6 + Wn6) + t0(1/A2)(Wp3 + Wn3)
ts0, ts2, ts4 заведомо меньше ts1,ts3, ts5, ts6
ts7 = t0(Kt/Wp6+Kt/Wp5)2B1 + max{t0(1/Wn1+1/Wn2)(Wp4 + Wn4+Wp5+Wn5) + max{t0(1/A1)(Wp1 + Wn1);
t0(1/A1)(Wp2 + Wn2)}; t0(1/Wn3)(Wp6 + Wn6) + t0(1/A2)(Wp3 + Wn3)}