Министерство образования и науки Российской Федерации
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМЕНИ В.И. УЛЬЯНОВА (ЛЕНИНА)
197376, Санкт-Петербург, ул. Проф. Попова, 5.
Факультет компьютерных технологий и информатики
Кафедра вычислительной техники
Пояснительная записка
к курсовой работе по дисциплине: «Архитектура ЭВМ»
Вариант 20
Выполнил: Суслов Д.Ф.
Группа: 1372
Проверил: Казак А.Ф.
Санкт-Петербург 2005 год.
3
Введение 3
1 Задание на проектирование 6
1.1 Предмет проектирования 6
1.2 Общие требования 6
1.3 Исходные данные 6
2 Проектирование 7
2.1 Уточнение структуры системы 7
2.2 Разработка архитектуры внешних выводов 7
2.3 Выбор форматов данных 9
2.4 Определение модели памяти и структуры регистровой памяти 10
2.5 Выбор форматов команд 12
2.6 Система команд 12
2.7 Внутренняя организация 15
2.8 Структура и принципы работы кэш-памяти 17
2.9 Основные алгоритмы функционирования 19
3. Временные диаграммы 24
Вывод 26
Введение
Основными характеристиками архитектуры процессора являются:
набор регистров для хранения промежуточных данных;
система команд процессора;
способы адресации операндов в пространстве памяти;
организация процессов выборки и исполнения команды.
С точки зрения системы команд и способов адресации операндов процессорное ядро реализует один из двух принципов построения процессоров:
процессоры с CISC-архитектурой, реализующие так называемую полную систему команд (Complicated Instruction Set Computer);
процессоры с RISC-архитектурой, реализующие сокращенную систему команд (Reduced Instruction Set Computer).
CISC-процессоры выполняют большой набор команд с развитыми возможностями адресации, давая разработчику возможность выбрать наиболее подходящую команду для выполнения необходимой операции. При этом система команд, как правило, неортогональна, то есть не все команды могут использовать любой из способов адресации применительно к любому из регистров процессора. Выборка команды на исполнение осуществляется побайтно в течение нескольких циклов работы процессора. Время выполнения команды может составлять от 1 до 12 циклов. К процессорам с CISC-архитектурой относятся процессоры фирмы Intel с ядром MCS-51, которые поддерживаются в настоящее время целым рядом производителей, процессоры семейств НС05, НС08 и НС11 фирмы Motorola и ряд других.
В процессорах с RISC-архитектурой набор исполняемых команд сокращен до минимума. Для реализации более сложных операций приходится комбинировать команды. При этом все команды имеют формат фиксированной длины (например, 12, 14 или 16 бит), выборка команды из памяти и ее исполнение осуществляется за один цикл (такт) синхронизации. Система команд RISC-процессора предполагает возможность равноправного использования всех регистров процессора. Это обеспечивает дополнительную гибкость при выполнении ряда операций. К МК с RISC-процессором относятся МК AVR фирмы Atmel, МК PIC16 и PIC17 фирмы Microchip и другие.
На первый взгляд, МК с RISC-процессором должны иметь более высокую производительность по сравнению с CISC МК при одной и той же тактовой частоте внутренней магистрали. Однако на практике вопрос о производительности более сложен и неоднозначен.
С точки зрения организации процессов выборки и исполнения команды применяется фон-неймановская (принстонская) или гарвардская архитектура.
Гарвардская архитектура была разработана в конце 1930-х годов Говардом Айхеном в Гарвардском университете (отсюда и название). Первая машина Harvard Mark1 заработала в 1944 году. За ней в 1946 году последовал «электронный числовой интегратор и калькулятор» (Electronic Numerical Integrator and Calculator – ENIAC), разработанный в Пенсильванском университете. Главное отличие Гарвардской архитектуры от фон Неймановской состоит в том, что память программ и память данных физически разделены и используют собственные линии связи с АЛУ. Это позволяет пересылать команды и данные одновременно и, следовательно, увеличить производительность процессора.
Джон фон Нейман, математик венгерского происхождения, предложил архитектуру с объединенной памятью программ и данных. С тех пор это простое решение широко применяется в большинстве компьютеров. Машина фон Неймана была создана в Принстонском институте новейших исследований в 1951 году. Она содержит три основных функциональных блока – память, АЛУ и блок ввода/вывода. Для выполнения каждой операции АЛУ обращается по одной и той же линии связи сначала к памяти программ, а потом к памяти данных. Устройство ввода/вывода управляет потоком внешних данных. Микроконтроллеры, в основном, имеют архитектуру фон Неймана.
Персональные компьютеры общего назначения используют процессоры, построенные по архитектуре фон Неймана. Гарвардская архитектура является наиболее подходящей для специализированных процессоров, предназначенных для решения прикладных задач в реальном масштабе времени. Однако ей присущ один недостаток. При подключении внешней памяти программ и памяти данных, на кристалле необходимо иметь в два раза больше выводов адреса и данных. К сожалению, увеличение числа выводов на кристалле приводит к существенному росту стоимости DSP.
Однако инженеры-электронщики, которые долго бились над этой проблемой, предложили изящное решение. Оно состоит в том, чтобы для всех внешних данных, включая команды, можно использовать одну шину, а другую – для адресации; внутри же процессора можно иметь совмещенную шину команд и данных и две соответствующих шины адреса. Разделение информации о командах и данных на выводах процессора производится при помощи мультиплексирования. На это требуется два такта: в первом на выводы поступает информация о команде, во втором на эти же выводы поступают данные. Такие процессоры называются DSP «с модифицированной Гарвардской архитектурой». К ним относятся DSP семейства 5000 Texas Instruments, DSP56xxx производства Motorola, ADSP218x/219x от Analog Devices.
Важно отметить, что часто необходимо произвести выборку трех компонентов - инструкции с двумя операндами, на что собственно Гарвардская архитектура неспособна. В таком случае данная архитектура включает в себя кэш-память. Она может быть использована для хранения тех инструкций, которые будут использоваться вновь. При использовании кэш-памяти шина адреса и шина данных остаются свободными, что делает возможным выборку двух операндов. Такое расширение - Гарвардская архитектура плюс кэш - называют расширенной Гарвардской архитектурой или SHARC (Super Harvard ARChitecture).
Гарвардская архитектура требует наличия двух шин памяти. Это значительно повышает стоимость производства чипа. Так, например, DSP процессор работающий с 32-битными словми и в 32-битном адресном пространстве требует наличия по крайней мере 64 выводов для каждой шины памяти, а в сумме получается 128 выводов. Это приводит к увеличению размеров чипа и к трудностям при проектировании схемы.