Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Лаб. работа лог. и КЦУ.docx
Скачиваний:
8
Добавлен:
17.08.2019
Размер:
148.86 Кб
Скачать
  1. Исследование работы интегрального мультиплексора.

5.1 Собрать схему для исследования работы интегрального мультиплексора (Рис.4).

Мультиплексор MUX 4TO1 имеет 4 информационных входа D0 D1 D2 D3, два адресных входа А ,В , разрешающий инверсный вход G и выход Y. Логические сигналы на адресных входах формируются с помощью ключей. Цифровые сигналы с выхода генератора подаются на информационные входы мультиплексора и входы логического анализатора. На вход анализатора так же подаются сигналы с адресных входов и выхода мультиплексора. Для удобства наблюдения эти группы сигналов следует разделить пустыми входами.

Рис.4 Схема для моделирования работы интегрального мультиплексора

5.2 Произвести настройку цифрового генератора XWG1. Для этого записать в первые 8 ячеек памяти цифрового генератора произвольные 8 разрядные двоичные коды, установить конечную точку. Установить частоту генератора f=1кГц, и режим работы Cycle.

5.3 Произвести настройку логического анализатора XLA1. Для этого, щелкнув левой кнопкой мыши на кнопке Set…. блока Clock задать частоту таймера f=16кГц и количество импульсов таймера 30 Clock/div.

5.4 Установить адресный код с помощью ключей запустить программу моделирования.

5.5 Скопировать временные диаграммы сигналов с информационных входов и выходного сигнала. Определить какой информационный вход подключен к выходу мультиплексора.

5.6 Исследовать временные диаграммы сигналов для всех адресных кодов. Записать логическое выражение, синтезировать устройство на логических элементах.

5.7 Описать словесно реализуемую мультиплексором функцию.

6. Исследование работы интегрального демультиплексора

6.1 Собрать схему для исследования работы интегрального мультиплексора (Рис.5)

Модель мультиплексора 74 HC137D_4V выбрать из базы моделей компонентов в разделе CMOS из семейства 74НС_48.

Демультиплексор 74 HC137D_4V имеет один информационный вход с активным высоким G1 и низким G2 уровнями, три адресных входа А, В, С, разрешающий вход GL с активным низким уровнем и 8 инверсных выходов Y0 , Y1 , ….,Y7, соединенных со входами логического анализатора. На вход анализатора также подаются логические сигналы с адресных входов, формируемые с помощью ключей. Состояние уровня выходных сигналов фиксируется пробниками. Информационный сигнал высокого уровня (логическая 1) подается на информационный вход. На инверсном выходе демультиплексора он фиксируется как сигнал низкого уровня (логический 0).

Рис.5 Схема для моделирования работы интегрального мультиплексора

6.1 Установить адресный код с помощью ключей. Запустить программу моделирования.

6.2 Получить и скопировать временные диаграммы сигналов с информационных входов и выходного сигнала. Определить какой информационный вход подключен к выходу мультиплексора.

6.3 Отключить адресный вход С от демультиплексора, разорвав соединение. Запустить программу моделирования.

6.4 Исследовать временные диаграммы сигналов для всех адресных кодов, формируемых ключами. Получить таблицу истинности,

6.5 Записать логическое выражение, синтезировать устройство на логических элементах.

6.6 Синтезировать мультиплексор с использованием дешифратора и логических элементов.

6.7 Описать словесно реализуемую демультиплексором функцию.

7