Одноразрядный сумматор со сквозным переходом

Bi	Di
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Сократить задержку и упростить одноразрядный SM можно путем реализации его на двух полусуммах , для любых из которых суммирует 2 цифры. Вначале , затем к полученной сумме прибавляем .

Для двух отрезков таблица истинности :

тогда , . (**)

Bi	Di	qi
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	1	0	1	0
0	1	1	0	1	1	0	1
1	0	0	0	1	0	1	0
1	0	1	0	1	1	0	1
1	1	0	1	0	0	0	1
1	1	1	1	0	0	1	1

П
еренос в i+1-й разряд формируется по правилу , где - переносы соотвецтвенно после 1-ой полусуммы и второй. Тогда схема 1 – разряда SM :

В этой схеме задержка сигнала переноса в одном разряде = 2t и отсутствует необходимость формировать интервальные значения сигналов .

Сумматор со схемой параллельного переноса

Если исходя из формулы (*) ввести 2 числа, получаемых из исходных путем поразрядной конъюнкции и дизъюнкции , , то соотношение между и преобразуется к виду .

Тогда последовательно получаем:

Д ля больших разрядностей суммароторов из-за ограничености входох ЛЭи сложности схемы параллельного переноса схему сумматора рбивают на модули ( части ), например по 4 или 8 разрядов.

Внутри модуляреализуется параллельнный перенос; между модулями – м.б. последовательный, а для больших количеств модулей – примеяют внешние схемы ускоренноного параллельного переноса.

1500 ИМ 180
B0	SM	Q 0
B5		Q5
D0
D5		CP
CI		CG

Кроме операций сложения и вычитания часто возникает необходимость выполнять поразрядныелогические операци. С этой целью возможно объединение схем в один логико-суммирующий блок ( LSM ).

Примеры УГО Sm и LSM

1 500 ИМ 5
B	SM	Q 6
D		C D
C I	<2>

1533 ИП 3
CI	LCM	CO
B0		Q0
B3		Q3
D0		CP
D5		C6
F0		C8
F3
Mo

.- информационные входы ИС ( i=0, 3 );

CO и CI – выход и вход сигнала переноса;

Fi и Mo – управляющие входы Q8 – признак результата.

При Мо = 1 – реализуются поразрядные операции, при Мо = 0 арифметические. Сигналы Fi – задают тип выполненной операции.