Блок инициализации (начальных установок)

Для корректной работы цифровых блоков в МС необходимо предусмотреть сигнал установки в начальный момент времени (при включении питания).

Система инициализации обычно реализуется отдельным СФ-блоком. В общем случае в МС не предусмотрен внешний сигнал сброса в начальный момент работы системы. Схема инициализации может быть объединена с генератором опорной частоты, тогда сигнал начальной установки появляется при нарастании напряжения питания (при включении схемы), и сбрасывается по первому импульсу опорного синхросигнала.

Сигнал начальной установки в активном уровне блокирует несанкционированный синхросигнал в МС. Пороговое устройство на выходе опорного генератора снимает сигнал начальной установки, и подает опорный синхросигнал только через несколько микросекунд после того, как на опорном кварцевом генераторе опорной частоты появилось напряжение питания. Таким образом, синхроимпульсы начинают поступать на входы тактируемых элементов МС после того, как завершилась начальная установка, а генератор опорной частоты вошел в стационарный режим работы.

Глава 7. Моделирование аналого-цифровых систем с использованием языка Verilog-a

Языки описания аналоговых устройств и используемые симуляторы

Исторически сложилось, что детальное моделирование аналоговых схем выполняется на транзисторном уровне. По своей сути это физическое моделирование, основанное на законах электродинамики. Цифровые схемы обычно моделируются на вентильном или поведенческом уровнях. Для аналогового моделирования могут использоваться симуляторы SPICE и Spectre со своими входными языками, для цифрового моделирования NC Verilog. Повышение производительности систем моделирования достигается применением поведенческих моделей аналоговых устройств и их совместным использованием с поведенческими моделями цифровых устройств. Для описания поведенческих моделей аналоговых блоков используются языки Verilog-A, Verilog-AMS, VHDL-AMS. Для моделирования аналого-цифровых устройств применяются симуляторы Spectre-Verilog и AMS Designer фирмы Cadence. При построении системы, использующей цифровые и аналоговые блоки, связи между ними должны включать математические аналого-цифровые и цифро-аналоговые преобразователи, в реальной схеме отсутствующие.

Области применения языка Verilog-a

Verilog-A используется для моделирования непрерывных процессов различной природы: электрических, магнитных, механических и др. Мы рассматриваем применения языка только для анализа электрических цепей. Базовые понятия языка "потенциал узла" и "токи ветвей" для электрических цепей понимаются как напряжение и электрический ток. Кроме напряжения и тока в языке используются имена элементов, модулей и узлов, а также параметры: целые, действительные, комплексные и векторные. Verilog-A может описывать аналоговые системы двух типов: консервативные и сигнальные (поведенческие). В консервативных системах выполняются законы Кирхгофа, Ома и другие законы теории цепей, а сигналы не разделяются на входные и выходные. В сигнальных системах выходные сигналы определяются как функции входных сигналов и обратного влияния на входные сигналы не имеют. Описание схемы на транзисторном уровне моделируется как консервативная система. Симуляторы, использующие входной язык Verilog-A, воспринимают и обычное описание электрической схемы для SPICE- симулятора или Spectre.