- •Оглавление
- •Учебное пособие для лекционного курса "проектирование микроэлектронных устройств"
- •Микросистем
- •Ограничения кремниевой технологии
- •Прогноз предельных параметров моп приборов
- •Выбор производителя заказных микросхем
- •Глава 2. Микросистемы в современной электронике
- •Глава 3. Маршрут проектирования заказных бис и
- •Глава 4. Искажения сигналов и шумы в современных бис
- •Типы шумов, помех и методы их снижения
- •Глава 5. Особенности проектирования аналоговых
- •Маршрут проектирования аналоговых блоков
- •Статистический анализ модели сф-блока
- •Учет влияния внешних цепей
- •Физическое проектирование
- •Модель высокого уровня
- •Аттестация аналоговых блоков
- •Отличия в проектировании аналоговых сф-блоков и заказных сбис
- •Глава 6. Синхронизация и связность сигналов
- •Обеспечение синхронизации сигналов на этапе системного проектирования
- •Обеспечение синхронизации сигналов на этапе функционального проектирования
- •Обеспечение синхронизации на этапе физического проектирования и верификации
- •Обеспечение синхронизации и связности сигналов на этапах аттестации проекта, производства изделий и их применения
- •Элементы подсистем синхронизации для сф-блоков
- •Синхрогенераторы для сф-блоков
- •Адаптивные драйверы
- •Блок инициализации (начальных установок)
- •Глава 7. Моделирование аналого-цифровых систем с использованием языка Verilog-a
- •Области применения языка Verilog-a
- •Основы языка Verilog-a
- •Пример.
- •Глава 8. Защита микросхем от электростатического разряда Возникновение электростатических разрядов и их действие на микросхемы
- •Испытания имс на устойчивость к электростатическому разряду, характеристика устойчивости
- •Моделирование режима электростатического разряда
- •Процедура оптимизации элементов защиты имс от электростатического разряда
- •Глава 9. Тепловые процессы в интегральных микросхемах
- •Контроль тепловых режимов
- •Условия охлаждения имс и их влияние на тепловые параметры
- •Глава 10. Обеспечение надежности микросистем Основные причины отказов
- •Обеспечение надежности при проектировании электрических схем
- •Конструктивно-технологические методы повышения надежности
- •Обеспечение надежности на этапе производства
- •Обеспечение надежности микросхем в аппаратуре
- •Глава 11. Основы теории выхода годных Связь коэффициента выхода годных и съема кристаллов с пластины
- •Производственная статистика выхода годных изделий
- •Выход годных и закон Мура
- •Выход годных и надежность
- •Глава 12. Организация контроля изделий электронной техники
- •Организация контроля
- •Этапы контроля
- •Документация для организации контроля
- •Глава 13. Организация испытаний изделий электронной техники
- •Глава 14. Конструктивная реализация микросхем Основные определения
- •Корпуса для интегральных микросхем
- •Многокристальные модули, бескорпусные и гибридные микросхемы
- •Глава 15. Организация разработок микросхем в дизайн-центре Дизайн-центры в системе разработки и производства имс
- •Задачи управления дизайн-центром
- •Управление проектами
- •Организация связи и обмена информацией с фабриками
- •Продвижение разработок и освоение производства
- •Глава 16. Подготовка производства изделий электронной техники
- •Задачи подготовки производства
- •Управление себестоимостью продукции
- •Роль стандартов в управлении себестоимостью и качеством продукции
- •Организационные структуры системы стандартизации
Адаптивные драйверы
Задержки импульсов в сигнальных проводниках определяются скоростью электромагнитной волны, RC-постоянной времени проводника и выходным сопротивлением драйвера. При компоновке и трассировке кристаллов МС наиболее длинные и ответственные сигнальные цепи (синхросигналы и системные шины данных) реализуются в соответствии с принципом обратного масштабирования. Чем длиннее проводники, тем они шире, а переходные окна между уровнями металлизации дублируются для уменьшения сопротивления. В такой конструкции задержка импульса, связанная со скоростью электромагнитной волны и RC-параметрами проводника, не превышает 10 пс на 1 мм длины. Рассеянная емкость проводника составляет 100 – 150 фФ на 1 мм длины. При выходном сопротивлении драйвера 100 Ом и более, задержка импульса определяется нагрузочной способностью драйвера. Типовая величина выходного сопротивления драйверов – 1 кОм.
Синхронная работа СФ-блоков в МС обеспечивается при определенных ограничениях на задержки сигналов в линиях связи. Возможны три варианта управления задержками сигналов в линиях связи: избыточное увеличение мощности драйверов, буферизация линий связи с использованием повторителей сигналов и применение адаптивных драйверов на выходах СФ-блоков. Первый вариант требует значительного увеличения потребляемой электрической мощности. Второй вариант технически сложен и требует создания отдельной системы питания повторителей в поле сигнальных проводников. Оптимальным можно считать третий вариант, обеспечивающий минимально необходимую мощность драйверов и отсутствие дополнительных активных элементов в промежутках между СФ-блоками.
Принцип действия адаптивного драйвера состоит в том, чтобы формировать одинаковые фронты и соответствующие им задержки распространения сигнала между СФ-блоками в МС вне зависимости от емкости нагрузки.
Для решения проблемы распространения сигналов между СФ-блоками в МС разработана структура адаптивного драйвера с управляемым импедансом, рис.6.1.
Драйвер с управляемым выходным импедансом построен на реверсивном счетчике и управляемых инвертирующих буферах с третьим состоянием. В схеме физически присутствуют опорный элемент, формирующий эталонный фронт. Опорный элемент включает драйвер с наименьшей нагрузочной способностью и эталонную емкостью нагрузку (С эталона). Такой же выходной фронт адаптивному драйверу необходимо сформировать независимо от внешней нагрузки (С нагрузки). Один драйвер минимальной нагрузочной способности всегда подключен к внешней нагрузке, а остальные способны подключаться или отключаться в зависимости от сигнала управления. Инвертор на входе блока формирует сигнал, который поступает разными путями на эталонный драйвер и эталонную нагрузку и одновременно на входы драйверов с изменяемой нагрузочной способностью. На выходах эталонного и рабочего каналов мы получаем сигналы, которые нагружены на эталонную (С эталона) и неизвестную (С нагрузки) емкости соответственно. Эти 2 сигнала подаются на входы фазового детектора. С выхода фазового сигналы поступают на реверсивный счетчик, формирующий код, управляющий матрицей драйверов, с изменяемой нагрузочной способностью. Код активирует или переводит в состояние с высоким импедансом соответствующую группу драйверов. Наконец в системе наступает баланс, то есть задержка управляемого сигнала становится равной задержке эталонного. Поскольку данная система цифровая, то точность настройки остается на уровне влияния младшего разряда управляющего кода. Заранее неизвестная емкость нагрузки не может быть меньше эталонной. Диапазон регулировки адаптивного драйвера с фазовым детектором определяется разрядностью управляющего кода. В схеме на рис.6.1 использован 5-разрядный реверсивный счетчик, соответственно допустимая величина емкости нагрузки может изменяться в 32 раза.