- •Раздел 1. Микропроцессорные системы управления.
- •Раздел 2. Микроконтроллерные системы управления.
- •Раздел 3. Вопросы эксплуатации микропроцессорных устройств.
- •1. Микропроцессорные системы управления
- •1.1. Принципы построения и основы работы
- •Вопросы и задания
- •1.2. Элементная база мпсу
- •Вопросы и задания
- •1.3. Оперативные запоминающие устройства.
- •Вопросы и задания
- •1.4. Постоянные запоминающие устройства.
- •Вопросы и задания
- •1.5. Архитектура микропроцессора типа кр580вм80
- •Вопросы и задания
- •1.6. Типы машинных циклов и слово состояния
- •Вопросы и задания
- •1.7. Командные циклы чтения/записи
- •Вопросы и задания
- •1.8. Командный цикл подтверждения прерывания.
- •1.9. Принципиальные электрические схемы
- •Вопросы и задания
- •1.10. Интерфейс мпсу с изолированной системой шин
- •Вопросы и задания
- •1.11. Интерфейс мпсу с общей системой шин
- •1.12. Организация обслуживания запросов прерывания
- •Вопросы и задания
- •1.13. Программируемый контроллер
- •Вопросы и задания
- •1.14. Программируемый контроллер прерываний
- •Вопросы и задания
- •1.15. Программируемый интервальный таймер
- •Вопросы и задания
- •1.16. Мпсу с вводом-выводом аналоговой информации
- •Вопросы и задания
- •1.17. Выходные каскады мпсу
- •Вопросы и задания
- •2. Микроконтроллерные системы управления
- •2.1. Архитектура микроконтроллера к1816ве51
- •Вопросы и задания
- •2.2. Принципиальная электрическая схема порта
- •2.3. Схемы подключения внешней памяти к мк51
- •Вопросы и задания
- •2.4. Интерфейс мк51 с большим числом
- •Вопросы и задания
- •2.5. Таймер/счетчики мк51.
- •Вопросы и задания
- •2.6. Система прерываний мк51. Использование прерываний в программах
- •Вопросы и задания
- •2.7. Основы организации
- •Допустимые различия скорости приемо-передачи
- •2.8. Организация мультиконтроллерных систем
- •Программы инициализации станции и абонентов
- •Программы станции и абонента в сеансе "станция→абонент"
- •2.9. Микроконтроллерная система управления
- •3. Вопросы эксплуатации микропроцессорных устройств
- •3.1. Отладка аппаратных средств мпсу
- •Вопросы и задания
- •3.2. Отладка программного обеспечения мпсу
- •Вопросы и задания
- •3.3. Методы обеспечения помехоустойчивости мпсу
- •Вопросы и задания
- •1. Группа команд пересылок
- •2. Группа команд инкремента-декремента
- •3. Группа арифметических команд
- •4. Группа логических команд
- •5. Группа команд сдвига
- •6. Группа команд передачи управления
- •7. Группа команд работы со стеком
- •8. Группа команд ввода-вывода и управления микропроцессором
- •1. Группа команд пересылок
- •2. Группа команд арифметических операций
- •3. Группа команд логических операций
- •4. Группа команд операций с битами
- •5. Группа команд передачи управления
- •Дворак Николай Маркович микропроцессорные устройства
- •В высших учебных заведениях 3-4 уровней
- •98309, Г. Керчь, ул. Орджоникидзе, 82
- •98309, Г. Керчь, ул. Орджоникидзе, 82
1.9. Принципиальные электрические схемы
формирования шин МПСУ
Схемы формирования шин МПСУ с микропроцессором КР580ВМ80 приведены на рис.1.27
Для повышения нагрузочной способности ША применены шинные формирователи КР580ВА86 (рис.1.27а). Сигналом Т=1 шинные формирователи включены на одностороннюю передачу информации от порта А к порту В. Нагрузочная способность шин в этом случае составляет 32 мА. Вывод подключен к выводу микропроцессора HLDA (ПОДТВЕРЖДЕНИЕ ЗАХВАТА). Если HLDA=0, то ША распоряжается МП. При HLDA=1 шинные формирователи закрыты и ША распоряжается некоторое устройство (контроллер), которое получает прямой доступ к памяти МПСУ. Если режим захвата шин не использовать, то вывод шинного формирователя нужно заземлить, а вывод HLDA микропроцессора оставить свободным.
Для повышения нагрузочной способности ШД применены шинные формирователи КР580ВА86 (рис.1.27б). Сигналом Т=1 (при DBIN=0) шинные формирователи включены на передачу информации от порта А к порту В или от МП к памяти и ВУ. Нагрузочная способность шин в этом случае составляет 32 мА. При Т=0, что возможно при DBIN=1, информация передается от порта В к порту А, нагрузочная способность 10 мА. Вывод подключен к выводу микропроцессора HLDA, что позволяет реализовать режим прямого доступа к памяти (захвата шин). Управление направлением передачи информации через шинный формирователь осуществляется сигналом DBIN в соответствии с диаграммами, приведенными на рис.1.20 и рис.1.26.
Для формирования сигналов ШУ применен регистр КР580ИР82 (рис.1.27в), выполняющий функции регистра слова состояния РСС, и ряда логических элементов. Схема формирователя ШУ составлена в соответствии с рис.1.20 и рис.1.26. Нагрузочная способность выходного порта О (Output) регистра составляет 32 мА. Регистр сигналом =0 поддерживается постоянно готовым к чтению.
На рис.1.27г приведена схема формирования шин данных и управления с использованием ИМС системного контроллера типа КР580ВК28. Если использовать режим захвата шин, то вход BUSE заземляется, и состояние трехстабильной ШД определяется сигналом HLDA. При BUSE=1 ШД выключена.
Генератор синхронизирующих сигналов Ф1 и Ф2 (рис.1.17) может быть, в принципе, любым. Однако в схемах МПСУ с МП КР580ВМ80 целесообразно использовать ИМС генератора тактовых сигналов типа КР580ГФ24 (рис.1.27г). Эта ИМС, кроме синхроимпульсов Ф1и Ф2 уровня 12 В, формирует также:
- строб сигнал , синхронизированный с сигналом Ф1, но имеющий уровень 5 В, который используется для записи слова состояния в системный контроллер КР580ВК28;
- сигнал готовности RDY=1, если режим ожидания не используется;
- сигнал сброса RES микропроцессора.
На входе ИМС КР580ГФ24 сброс осуществляется уровнем при включении питания разряженным конденсатором емкостью 1 мкФ, а при работе – замыканием контактов кнопки S1 "Сброс".
Вопросы и задания
1. Поясните назначение схем формирователей шин МПСУ.
2. Поясните работу схемы шины адреса.
3. Поясните работу схемы шины данных.
4. Поясните работу схемы шины управления.
5. Поясните работу формирователя шин данных и управления на основе ИМС системного контроллера.