Тема 4.6. Архитектура 32-разрядных мп

1. Отличительные особенности архитектуры МП 80486. Режимы работы МП (реальный, защищенный, виртуальный)

2. Регистровая структура МП 80486

3. Типы данных 32-разрядных МП

4. Система команд, форматы команд и способы адресации МП 80486

1. Отличительные особенности архитектуры МП 80486. Режимы работы МП (реальный, защищенный, виртуальный).

Микропроцессор 80486 появился в 1989 году. Микропроцессор 80486 реализован с использованием CISC архитектуры и обеспечивает программную совместимость с младшими моделями микропроцессоров типа 80Х86. Все 32-разрядные процессоры могут работать в двух режимах: реальном и защищенном. Основные архитектурные особенности микропроцессора 80486:

1. в архитектуре применено RISC-ядро, позволяющее наиболее часто встречающиеся инструкции выполнять за 1 такт;

2. наличие встроенного арифметического сопроцессора;

3. наличие внутренней кэш-памяти и предусмотрены все необходимые средства для построения памяти с двухуровневым кэшированием;

4. увеличена очередь команд до 16 байт;

5. ускорено выполнение операций как в целочисленном АЛУ, так и в блоке арифметического сопроцессора;

6. используется умножение тактовой частоты системной платы (с увеличенной частотой работают только внутренние схемы микропроцессора, все внешние по отношению к микропроцессору схемы, в том числе расположенные и на системной плате, работают с обычной частотой).

Концепция RISC-микропроцессора сводится к следующим положениям:

• выполнение всех (или, по крайней мере, 75% команд) за один цикл;

• стандартная длина всех команд;

• малое число команд;

• малое количество форматов команд;

• малое число способов адресации (преимущественно регистровая и непосредственная);

• все команды, за исключением «Чтения» и «Записи», используют внутрипроцессорные межрегистровые пересылки;

• относительно большой процессорный файл РОН.

В состав структурной схемы микропроцессора 80486 входят

1. целочисленное устройство,

2. устройство с плавающей точкой,

3. устройство управления,

4. диспетчер памяти,

5. устройство команд,

6. кэш-память,

7. шинное устройство.

В состав целочисленного устройства входят АЛУ, 8 32-разрядных РОН и многоразрядный сдвигатель, используемый при арифметических и циклических сдвигах, операциях умножения и деления. Команды сложения, вычитания, сдвига и логические операции выполняются за один такт. Содержимое РОН используется устройством сегментации для формирования адресов.

Устройство с плавающей точкой по структуре и программному обеспечению соответствует математическому сопроцессору.

Целочисленное устройство и устройство с плавающей точкой соединены двумя 32-разрядными двунаправленными шинами, которые применяются совместно для пересылки 64-разрядных операндов, а также для связи с кэш-памятью.

Диспетчер памяти состоит из устройства сегментации и страничного преобразования и обеспечивает двухступенчатое формирование физического адреса ячейки памяти сначала в пределах сегмента, а затем в пределах страницы. Диспетчер поддерживает реальный и защищенный режимы работы микропроцессора. В реальном режиме микропроцессор 80486 работает как очень быстрый микропроцессор 8086. При этом реализуется расширенный набор команд, допускается увеличение разрядности операндов и адресов до 32. В реальном режиме возможна адресация до 1 Мбайт физической памяти. В защищенном режиме допустимо выполнение нескольких задач (программ). Задачи в этом случае изолированы и защищены одна от другой. Механизмы защиты контролируют попытки выполнения недопустимых команд, выход за рамки отведенного пространства памяти и разрешенной области ввода-вывода. В защищенном режиме микропроцессор позволяет адресовать до 4 Гбайт физической памяти. Сегментация обеспечивает мобильность и защищенность программ. Каждый сегмент разделяется на страницы размером по 4 Кбайт, которые могут размещаться в любом месте памяти. Устройство страничной адресации действует только в защищенном режиме.

Дополнением режимов является режим виртуальной адресации или виртуальный режим. Этот режим является особым состоянием защищенного режима, в котором микропроцессор функционирует как 8086, однако может адресовать до 4 Мбайт физической памяти.

Шинное устройство поддерживает обмен микропроцессора с памятью, контроллерами ввода-вывода и другими активными внешними устройствами. Оно содержит драйверы шины адреса и данных, схемы управления размером шины данных, шиной, пакетами, кэш-памятью, паритетом.

Шинное устройство осуществляет обмен посредством 32-разрядной двунаправленной шины данных, 34-разрядной шины адреса и 32-разрядной шины управления.

Разрядность шины данных микропроцессора 80486 может изменяться таким образом, что за один цикл осуществляется передача 8, 16 или32 разрядов. Шина адреса включает 30 адресных линий и четыре линии выбора байтов. Посредством сигналов выбора байтов реализуется выбор байтов 32-разрядной шины данных для текущего цикла обмена, что позволяет без дополнительного оборудования согласовать 32-разрядную шину данных микропроцессора с байтовой организацией памяти.

Схемы управления имеют два типа выводов:

1. сигналы управления циклами магистрали,

2. сигналы управления состоянием микропроцессора и взаимодействием микропроцессора с другими активными устройствами магистрали.

К основным отличиям в работе шинного устройства микропроцессора 80486 относятся:

• машинный такт длительностью в один период внешнего синхросигнала,

• возможность пакетной передачи для пересылки длинных операндов (при считывании максимальная длина пакета составляет 128 бит, а при записи – 32 бита),

• управление паритетом. Каждый байт шины данных имеет бит паритета. Контроль четности (количество единиц в байте вместе с битом паритета должно быть четным) выполняется для всех байт, участвующих в конкретном цикле обмена.

Микропроцессор 80486 имеет внутреннюю кэш-память, единую для команд и данных. Кэш-память представляет собой быстродействующую память ограниченного объема, в которой хранятся копии последних считанных команд и операндов. Когда микропроцессор обращается за командой или данными, то сначала производится поиск требуемой информации в кэш-памяти. При отсутствии необходимой информации в кэш-памяти производится обращение к оперативной памяти и одновременная запись в кэш-память. При записи соответствие содержимого оперативной и кэш-памяти достигается с помощью механизмов сквозной записи. При сквозной записи осуществляется одновременное изменение содержимого как кэш-памяти, так и оперативной памяти.

Устройство команд содержит блок предвыборки для создания очереди команд, готовых к выполнению, и дешифратор команд. Блок предвыборки позволяет с опережением получить команды из памяти перед их фактическим исполнением. Дешифратор команд получает команды от блока предвыборки и преобразует их в управляющие сигналы. В дешифраторе одновременно обрабатываются коды операций, байты адресации и смещения. Выходные сигналы дешифратора определяют аппаратные микрокоманды для устройства сегментации, целочисленного устройства и устройства с плавающей точкой.

Блок микропрограммного управления формирует управляющие микропрограммы.