Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Скачиваний:
50
Добавлен:
21.02.2014
Размер:
1.27 Mб
Скачать

3.2 Постоянное запоминающее устройство

К556РТ6 - программируемые ПЗУ, изготовлены по ТТЛШ-технологии. Функциональный состав серии включает микросхемы емкостью до 64К бит со словарной 4- и 8-разрядной организацией с временем выборки 45 ... 85 нс и уровнем потребляемой мощности от 0,6 до 1 Вт.

Основные характеристики:

Потребляемая мощность Рпотр, мВт 770

Емкость, бит 2Кх8

Время цикла записи/чтения , нс 100

Исходное состояние 0

Рисунок 20 - Цоколевка корпуса ПЗУ К556РТ6

CS1, CS2, CS3 – управляющие сигналы

А0-А10 – входы адреса

DO – выходные данные

0V – общий вывод микросхемы

Ucc – напряжение питания

На рисунке 21 представлена структура ПЗУ К556РТ6.

Матрица до программирования, т. е. в исходном состоянии, содержит однородный массив проводящих перемычек, соединяющих строки и столбцы во всех точках их пересечений. Пере­мычки устанавливают из нихрома. Перемычка в матрице выполняет роль ЭП. Наличие перемычки кодируют логической 1, если усилитель считывания является повторителем, и логическим 0, если усилитель считывания — инвертор. Микросхема ППЗУ в исходном состоянии перед программированием в зависимости от характеристики выходно­го усилителя может иметь заполнение матрицы либо логическим 0, либо логической 1.

Рисунок 21 - Структура ПЗУ К556РТ6

Программирование микросхемы, матрица которой в исходном состоянии заполнена 0, заключается в пережигании перемычек в тех ЭП, где должны храниться 1. Если матрица в исходном ее стоянии заполнена 1, то пережигают перемычки в ЭП, где должны храниться 0.

Работа запрограммированной микросхемы ПЗУ К556РТ6 в режим считывания осуществляется следующим образом: на выходы селекторов включены усилители считывания, стробируемые сигналами СS1 и СS2. При СS1=СS2=0 усилители открыты для считывания информации, при других комбинациях этих сигналов — закрыты и на их выходах устанавливаются уровни 1.

Выборку 4-разрядного слова осуществляют 8-разрядным кодом адреса, поступающим на адресный формирователь F, который необходим для согласования схем на кристалле с внешними цепями, и затем на входы дешифраторов строк А7—А3 и столб­цов А2—А0. На одном из выходов каждого дешифратора формируются высокие уровни напряжения, которые выбирают из матрицы 4-разрядное слово. На выход микросхемы выбранное сло­во поступает при разрешающих сигналах управления считыванием СS1 = СS2=0.

Подключение ПЗУ к шинам данных и адреса производится также посредством буферного регистра и шинного формирователя. Разница в том, что постоянное запоминающее устройство не нуждается в управляющем сигнале от МП на разрешение записи/считывания W/R, и, соответственно, не имеет данного входа.

4 РАЗРАБОТКА ПОДСИСТЕМ ВВОДА/ВЫВОДА, ПРЕРЫВАНИЙ,

ПРЯМОГО ДОСТУПА К ПАМЯТИ. ВЫБОР ТАЙМЕРА

4.1 Программируемый периферийный адаптер КР580ВВ55

Программируемый периферийный адаптер (ППА) КР580ВВ55 представляет собой три канала ввода/вывода A, B и C по 8 бит каждый. Существует три режима работы микросхемы. В режиме 0 три упомянутых канала могут быть независимо друг от друга запрограммированы на ввод или вывод информации. Режим 1 позволяет передавать информацию по каналам A и B, используя отдельные биты канала C для управления обменом данными. В режиме 2 канал A приобретает свойство двунаправленной шины, управляемой опять же отдельными битами канала C. Кроме того, возможны установка и сброс отдельных битов канала C. Микросхема выпускается в 40-выводном DIP-корпусе.

Основные особенности микросхемы:

  • 3 канала ввода/вывода, 8 бит каждый;

  • 3 режима работы (1 – статический ввод/вывод, 2 – тактируемый ввод/вывод, 3 – двунаправленный ввод/вывод);

  • раздельное программирование каждого канала на ввод или вывод.

Структурная схема программируемого периферийного адаптера представлена на рисунке 22.

ППА структурно разбит на две группы (A и B). Группа A включает в себя канал A и старшую тетраду канала C. Группа B состоит из канала B и младшей тетрады канала C. Доступ к каналам ввода/вывода и регистру управления осуществляется с помощью логики чтения-записи в соответствии с таблицей 2.

Рисунок 22 - Структурная схема КР580ВВ55

Таблица 2 - Доступ к каналам ввода/вывода и регистру управляющего

слова

A1

A0

/RD

/WR

/CS

 

0

0

0

1

0

Шина данных <- канал A

0

1

0

1

0

Шина данных <- канал B

1

0

0

1

0

Шина данных <- канал C

1

1

0

1

0

Данные не определены

0

0

1

0

0

Шина данных -> канал A

0

1

1

0

0

Шина данных -> канал B

1

0

1

0

0

Шина данных -> канал C

1

1

1

0

0

Шина данных -> регистр управления

X

Х

Х

Х

1

Шина данных в высокоомном состоянии

Назначение выводов, приведенных в таблице 2, и остальных выводов микросхемы приведено в таблице 3.

Таблица 3 - Назначение выводов

D0…D7

Двунаправленная шина данных. Предназначена для передачи и приема данных процессором, а также передачи управляющих команд и слова состояния

/CS

Chip Select. Выбор микросхемы. Низкий уровень инициирует обмен между процессором и ППА

/RD

Read. Чтение. Низкий уровень на этом входе позволяет ППА передать данные или слово состояния процессору

/WR

Write. Запись. Низкий уровень на этом входе позволяет ППА принять данные или управляющую команду

RESET

Reset. Сброс. Высокий уровень на этом входе сбрасывает все внутренние регистры, включая регистры управления, переключает все каналы (A, B, C) в режим 0, одновременно переводя их в режим ввода (только при /RD = 0 и /WR = 0)

A0, A1

Адресные входы. Выбор канала. Позволяют выбрать один из каналов (A, B, C) или регистры управляющего слова и состояния (в зависимости от сигналов на входах /RD и /WR, см. табл. 2)

PA0…PA7

Канал A

PB0…PB7

Канал B

PC0…PC7

Канал C

Первоначальное включение или подача сигнала высокого уровня на вход сброс RESET микросхемы переключает все каналы (A, B, C) в режим 0, одновременно переводя их в режим ввода. Сброс выполняется только при условии /RD = 0 и /WR = 0.

Режим работы и направление передачи для каждого канала задается с помощью записи управляющего слова в регистр управления в соответствии с таблицей 4 и таблицей 5. Отметим возможность комбинирования режимов работы для разных каналов. К примеру, канал B может быть запрограммирован на вывод в режим 0 для управления различными выключателями и реле, в то время как канал A может быть запрограммирован в режим 1 для ввода с клавиатуры или перфоленты.

Описание сигналов для управления операцией ввода

/STB (STROBE) - По низкому уровню на этом входе входные данные записываются в буферную память.

/IBF (INPUT BUFFER FULL) - Высокий уровень на этом выходе показывает, что данные загружены в буферную память. Задний фронт сигнала /STB устанавливает этот выход в уровень лог. 1, передний фронт сигнала на входе /RD сбрасывает его в лог. 0.

INTR (INTERRUPT) - Высокий уровень на этом выходе может быть использован для прерывания выполнения основной программы процессора, чтобы обслужить устройство ввода. Сигнал INTR устанавливается в лог. 1 по переднему фронту сигнала /STB (если установлен сигнал INTE разрешения прерывания) и сбрасывается по заднему фронту сигнала на входе /RD микросхемы. Этот процесс обеспечивает ввод данных в микропроцессор со стороны устройства ввода простым стробированием своих данных.

INTE A - Разрешение прерывания для канала A. Управляется установкой/сбросом бита 4 канала С.

INTE B - Разрешение прерывания для канала B. Управляется установкой/сбросом бита 2 канала С.

/OBF (OUTPUT BUFFER FULL) - Сигнал высокого уровня на этом выходе показывает устройству вывода, что микропроцессор записал данные в канал. Сигнал устанавливается в лог. 1 по переднему фронту на входе /WR микросхемы и сбрасывается по заднему фронту сигнала /ACK.

/ACK (ACKNOWLEDGEMENT) - Низкий уровень на этом выходе показывает микропроцессору, что периферийное устройство приняло данные.

INTR (INTERRUPT) - Высокий уровень на этом выходе может быть использован для прерывания выполнения основной программы процессора в момент принятия данных периферийным устройством. Сигнал INTR устанавливается в лог. 1 по переднему фронту сигнала /ACK (если одновременно сигналы /OBF и INTE установлены в лог. 1) и сбрасывается по заднему фронту сигнала на входе /WR микросхемы.

INTE A - Разрешение прерывания для канала A. Управляется установкой/сбросом бита 6 канала С.

INTE B - Разрешение прерывания для канала B. Управляется установкой/сбросом бита 2 канала С.

Описание управляющих сигналов для двунаправленного ввода/вывода

INTR (INTERRUPT) - Высокий уровень на этом выходе может быть использован для прерывания выполнения основной программы процессора.

Режим вывода

/OBF (OUTPUT BUFFER FULL) - Сигнал высокого уровня на этом выходе показывает устройству вывода, что микропроцессор записал данные в канал A.

/ACK (ACKNOWLEDGEMENT) - Низкий уровень на этом выходе выводит выходной буфер канала A из третьего состояния для вывода данных в периферийное устройство. В остальных случаях выходной буфер остается в третьем состоянии.

INTE 1 (INTE плюс /OBF) - Разрешение прерывания для канала A при работе на вывод. Управляется установкой/сбросом бита 6 канала С.

Режим ввода

/STB (STROBE) - Низкий уровень на этом входе загружает данные из периферийного устройства в буферную память канала A.

/IBF (INPUT BUFFER FULL) - Высокий уровень на этом выходе показывает, что данные загружены в буферную память.

INTE 2 (INTE плюс /IBF) - Разрешение прерывания для канала A при работе на вывод. Управляется установкой/сбросом бита 4 канала С.

4.2 Программируемый контроллер прерываний (ПКП)

Программируемый контроллер прерываний (ПКП) К580ВН59 реализует управление приоритетными прерываниями от 8 источников. Число источников прерывания относительно просто может быть увеличено до 64. Контроллер инициализируется под управлением программы и с использованием управляющих слов может быть настроен для работы в одном из следующих четырех режимов:

- векторное прерывание с фиксированным приоритетом. Каждому входу запросов прерывания присваивается фикси­рованный приоритет в порядке возрастания. Запрос с более высоким приоритетом прерывает обслуживание прерывания с меньшим приоритетом;

- векторное прерывание с циклическим перераспределе­нием приоритетов. Каждому входу запросов прерывания, как и в предыдущем режиме работы, присваивается приоритет, но после каждого запроса и обслуживания прерывания вся система приоритетов изменяется по кругу так, что последний обслуженный вход запроса прерывания будет иметь самый низкий приоритет, а вход запроса прерывания, который дольше всех не обслуживался, наивысший приоритет;

- векторное прерывание с адресуемым распределением приоритетов. В этом режиме ПКП работает, как и в предыдущем, но, кроме того, возможно программное указание номера входа запроса прерывания, которому присваивается самый низкий приоритет в системе;

- прерывание по результату опроса. В отличие от трех перечисленных режимов векторного прерывания, в которых вектор используется в качестве указателя-идентификатора УВВ и управление по вектору передается непосредственно соответствующей данному УВВ программе обслуживания, в данном режиме осуществляется опрос каждого УВВ до тех пор, пока не будет обнаружено то устройство, которое запросило прерывание. При этом приоритет УВВ определя­ется его местом в последовательности опроса.

На рисунке 23 показана схема ПКП и приведены имена всех сигналов.

В состав контроллера входят: схема управления, блок регистров фиксации и маскирования запросов прерывания, схема управления вводом—выводом, буфер шины данных и схема каскадного включения контроллеров.

Рисунок 23 - схема ПКП К580ВН59

Кроме шины данных, обеспечивающей информационную и управляющую связь ПКП с МП, имеются следующие управляющие сигналы:

— сигнал выбора корпуса, разрешающий связь ПКП с шиной данных МП;

— сигнал записи байта из шины данных в адресуемый регистр ПКП. По этому сигналу в ПКП осуществляется загрузка управляющих слов инициализации (УСИ) и управляющих слов операции (УСО);

— сигнал чтения, по которому ПКП может выдать на ШД для МП содержимое регистра запросов прерываний РЗПР, регистра обслуживаемых запросов РОЗПР, регистра масок МЗПР, двоично-десятичный код регистра запросов прерываний РЗПР;

ПР — сигнал, генерируемый ПКП для передачи на вход прерывания МП;

— подтверждение прерывания. По первому сигналу ППР от МП контроллер выдает в ШД код операции САLL, а по второму и третьему — младший и старший байты адреса начала соответствующей программы обслуживания прерывания;

ЗПР7-0 — запрос прерывания. На эти входы ПКП пода­ются сигналы запроса прерывания от УВВ или заводятся сигналы ПР от ПКП, работающих в расширенной системе в качестве ведомых;

Ао — адрес. Входной сигнал, подключаемый обычно к младшей линии Ао шины адреса и совместно с УСИ и УСО используемый для инициализации и чтения состояния ПКП;

— ведущий/ведомый. Сигнал 1 на этом входе ПКП означает, что контроллер является ведущим по отношению к аналогичным ПКП;

КАС2-0 — линии каскадирования. Используются только в случае применения нескольких ПКП в системе. Эти линии образуют локальную шину, двунаправленные линии кото­рой являются выходными в случае использования ПКП в качестве ведущей {при этом выдается номер ведомого ПКП) и входными, если ПКП выступает в качестве ведомого.

Контроллер прерываний при векторном прерывании реа­лизует последовательность действий:

- после появления на одной или нескольких линиях ЗПР сигнала 1 контроллер фиксирует запросы в РЗПР, учитывает их приоритеты и формирует сигнал ПР для МП;

- после завершения выполнения текущей команды МП в случае, если прерывания разрешены командой Е1, выдает в ПКП сигнал подтверждения прерывания ППР;

ПКП по ШД передает в МП первый байт (код операции) команды CALL для вызова подпрограммы обслуживания прерывания;

- код операции CALL (11001101) заставляет МП вырабо­тать два дополнительных сигнала ППР, по которым ПКП передает в МП предварительно запрограммированный двухбайтный адрес подпрограммы обслуживания прерывания;

- управление передается подпрограмме обслуживания прерывания;

- после завершения подпрограммы выполняется возврат к прерванной программе.

Регистр запросов РЗПР фиксирует все сигналы ЗПР в том случае, если они сохраняют значение 1 до первого ответного сигнала ППР. По сигналу ППР1 контроллер выдает в шину данных код операции CALL и фиксирует сигнал запроса в соответствующем разряде РЗПР. По сигналам ППР2 и ППРЗ контроллер выдает в ШД два байта начального адреса подпрограммы обслуживания прерывания. После сигнала ППРЗ логика приоритетов устанавливает в 1 соответствующий разряд в регистре обслуживания РОЗПР, сбрасывает этот же разряд в регистре РЗПР и блокирует сигналы ЗПР от этого и от всех других входов с меньшим приоритетом. При этом сигнал ЗПР на данном входе может еще быть в состоянии 1, однако это не вызо­вет повторного прерывания, так как последующие запросы прерываний от данного входа запрещены до момента получения от МП управляющего слова конец прерывания (УСКП) или специальный конец прерывания (УССКП), выдачей которых в ПКП должны завершаться все подпрограммы обслуживания прерываний. Для повторного запроса прерывания сигнал на входе ЗПР должен быть предва­рительно сброшен в нулевое состояние.

Запретить обслуживание запросов прерывания можно применением маскирования. Загрузка в регистр МЗПР соответствующего управляющего слова-маски (УСМ) позволяет заблокировать любой из входов ЗПР. При этом сигнал ЗПР будет зафиксирован в РЗПР и может быть обслужен, если выполняемая программа снимет маску. Маскирование входа ЗПР с некоторым приоритетом не блокирует прерывания от входов ЗПР с меньшими приоритетами.

На рисунке 24 представим схему подключения ПКП к центральному микропроцессору:

Рисунок 24 - Схема подключения ПКП к центральному микропроцессору

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.

Соседние файлы в папке МП К1816ВЕ4