Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
курсовой проект / процессора К580ВМ80-.doc
Скачиваний:
178
Добавлен:
21.02.2014
Размер:
978.43 Кб
Скачать

5. Разработка принципиальной схемы микро-эвм

Подсистема памяти разрабатываемой МПС включает в себя модуль ОЗУ и модуль ПЗУ, доступ к которым осуществляется по системной магистрали.

Разработаны принципиальные схемы ОЗУ и ПЗУ с учетом особенностей функционирования заданных микросхем и схема селектора адресов, вырабатывающая сигналы выборки кристалла для модулей памяти с учетом распределения адресного пространства.

К средствам ввода/вывода можно отнести управляющие регистры и регистры состояния контроллеров прерываний, ПДП, последовательного обмена. Каждое из перечисленных выше устройств должно получить свой адрес в едином адресном пространстве или в пространстве ввода/вывода. В качестве средств ввода/вывода можно использовать многорежимные буферные регистры или специальные интерфейсные БИС, входящие в базовую серию или другие серии, совместимые с базовой (в нашем примере БИС КР580ВВ79).

Подсистема прерываний должна обеспечивать реакцию на системные запросы INT0 - INT3 и, кроме того, если инициатором обмена может выступать ВУ, то для этого организованы линии запросов на прерывания от УВВ ОУ.

При векторной подсистеме прерываний предусмотрен контроллер прерываний, который, анализируя все запросы, выбирает наиболее приоритетный и, получив подтверждение от ПМ, выставляет на линии данных вектор прерывания. В качестве контроллера прерываний использована БИС КР58ОВН59.

В МПС предусмотрен канал ПДП, так как МПС реализована на однокристальном микропроцессоре. КПДП должен обеспечить передачу массива данных только в одном направлении - из памяти к ВУ. Для реализации канала можно воспользоваться серийным контроллером ПДП (например, КР580ВТ57), что в данном случае существенно избыточно, или разработать собственный упрощенный контроллер на один канал.

Рисунок 23 – Принципиальная схема микро-ЭВМ

Рассмотрим задачу разработки интерфейса с ПЗУ. С выходами D0-D7 ПЗУ соединены 8 линий шины данных. Единственный выход управления считыванием идет из МП на вход активизации ПЗУ. С постоянным запоминающим устройством емкостью 4 Кбайт соединены 12 линий адресной шины младших разрядов (A0-A11). Дешифратор, встроенный в ИС ПЗУ, может получить доступ к любому из 4096 (212 = 4096) 8-разрядных слов ПЗУ. Адресные линии четырех старших разрядов (A11-A15) идут в устройство комбинированной логики - дешифратор адреса. Для доступа в ПЗУ и считывания из него данных МП должен: активизировать линии адреса A0-A11, установить L-сигнал на линии управления считыванием ОЕ, установить L-сигнал на линии дешифратора адреса и выбора кристалла.

Предположим, что МП нужно обратиться в память по адресу 000016 (0000 0000 0000 00002). Младших 12 бит подключаются по адресным линиям А0-А11 к контуру дешифратора ПЗУ. К адресным принадлежат также старших 4 бита А12-А15. Они декодируются дешифратором адреса. Если (А12-А15 = 00002, дешифратор адреса выдает сигнал, который активизирует вход выбора кристалла ПЗУ.

Воображаемая память представляет собой устройство емкостью 64К (т.е. 65536 ячеек памяти), разделенное на 16 сегментов по 4 К каждый.

Роль дешифратора адреса состоит в том, чтобы обеспечить МП доступ только к одному из этих сегментов (банков памяти) одновременно. Если имеется четыре входа в дешифратор 0000, то доступным будет нулевой сегмент (пространство памяти 0000-OFFFH). Если на этих входах 0001, доступен первый сегмент (пространство памяти 1000-IFFFH) и т.д. Таким образом, старших 4 бит (передающих линии) выбирают сегмент памяти, а младших 12 бит определяют нужную ячейку памяти в этом сегменте.

В интерфейсе с ПЗУ важное значение кроме адресации также имеют способы синхронизации. Адресные линии A0-A11 активизируют адресные входы ПЗУ, тогда как адресные линии A12-A15 декодируются дешифратором адреса и активизируют вход выбора кристалла ПЗУ. Спустя некоторое время выход управления считыванием МП активизирует процесс вывода данных из ПЗУ. Расположенные здесь данные помещаются на шину данных и принимаются МП.

После того как на адресных линиях установился соответствующий логический уровень и активизировался вход ПЗУ, нужен определенный отрезок времени для извлечения слова данных. Это время необходимо внутренним дешифраторам ПЗУ для нахождения требуемого байта в памяти.

Отметим, что ОЗУ составлено устройствами 4 К×8 бит, т. е. может разместить 4096 слов емкостью 8 бит каждое. Как и в случае ПЗУ, дешифратор предназначен для выбора сегмента (банка) памяти, а декодирование младших 12бит адреса (A0-A11) осуществляется системой декодирования ОЗУ.

Шина данных становится двунаправленной 8-разрядной для считываемых и записываемых в ОЗУ данных. Двенадцать линий младших разрядов МП идут прямо на адресные входы модуля ОЗУ через адресную шину. Четыре линии старших разрядов соединены с дешифратором адреса. Выход записи в МП соединен по линии управления со входом ОЗУ. Заметим, что вход ОЗУ является входом записи/чтения. Это означает, что когда МП не активизирует выход записи L-сигналом, выдает Н-сигнал в ОЗУ, который точно определяет операцию считывания. Выход считывания МП соединен по линии управления считыванием с выходом.

Тристабильная шина данных переходит в состояние считывания, и МП готов принять с нее данные. Линия выбора модуля ОЗУ и вход активизации выхода - оба переходят к L-уровню или активизируются дешифратором адреса и линией управления считыванием микропроцессора. Сигнал входа сохраняется на Н-уровне или в состоянии считывания. За короткое время после того, как активизация выхода ОЕ приняла L-уровень, активизируются выходы данных. Данные из памяти помещаются на шину данных по выходам ОЗУ. Как и в ПЗУ, время доступа в память при считывании является важным показателем ОЗУ, это время может изменяться в различных статических ОЗУ от 250 до 1000 нс.

Последовательность событий в ходе процесса записи начинается посылкой адреса в ОЗУ и дешифратор адреса, который в свою очередь активизирует линию выбора модуля, составленную входами выбора кристалла на отдельных ИС. После интервала времени, называемого временем адресации, импульсом записи WR МП активизирует вход RIW ОЗУ и устанавливает его в состояние записи. Импульс записи должен быть установлен в кратчайшее время, называемое временем импульса записи (или шириной импульса записи). Когда импульс выдан, записываемые в память данные помещаются МП на шину данных. Короткое время спустя ОЗУ принимает данные с шины и записывает их в ячейку памяти. Минимальное время цикла записи для определенного ОЗУ может изменяться в пределах от 250 до 1000 нс; время адресации составляет 20-200, а длительность импульса записи 180-750 нс (40-70 нс у западных аналогов).

ЗАКЛЮЧЕНИЕ

В курсовом проекте разработана управляющая микро-ЭВМ на базе микропроцессора К580ВМ80, реализующая заданные взаимодействия с объектом управления,оперативным запоминающим устройством К134РУ6, постояннымзапоминающим устройством К556РТ5.

Спроектированная микро-ЭВМ включает в себя следующие основные устройства:

  • процессорный модуль;

  • память, состоящую из ОЗУ и ПЗУ;

  • устройства параллельного ввода/вывода для связи с ОУ;

  • блок последовательного канала для связи с ЭВМ верхнего уровня;

  • программируемый системный таймер;

  • контроллер прерываний;

  • контроллер прямого доступа в память.

Все устройства системы объединяются общей магистралью, требования к которому определяются заданным типом микропроцессора (микро-ЭВМ). Обмен данными по интерфейсу осуществляеться как в едином адресном пространстве, так и в разделенном с помощью управляющих сигналов обращения к ЗУ и ВУ.

Процессорный модуль включает в себя микропроцессор (микроЭВМ) и дополнительные БИС (СИС), обеспечивающие реализацию вспомогательных функций (тактовый генератор, шинные формирователи и др.).

Устройства ввода для связи с ОУ обеспечивают ввод в ПМ значений x1, x2, x3, x4двоичных датчиков, а так же 8-разрядных двоичных кодов NU1, NU2, NU3, принимаемых с выходов АЦП. Сигнал датчика аварийной ситуации xaвоспринимается только подсистемой прерываний.

СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ

  1. Боборыкин А. В. - Однокристальные микро­ЭВМ. Справочник/ А. В. Боборыкин, Г. П. Липовецкий и др. М.: МИКАП, 1994.

  2. Интегральные микросхемы: Микросхемы для аналого-цифрового преобразования и средств мультимедиа. / Выпуск 1. – М.: ДОДЭКА, 1996.

  3. Каган Б.М. - Основы проектирования МПУА / Б.М. Каган, В.В. Сташин М.: Наука, 1995. – стр. 22 – 25.

  4. Пухальский Г. И. - Цифровые устройства. Учебное пособие для втузов/ Г. И. Пухальский, Т. Я.Новосельцева. СПб.: Политехника, 1996.

  5. Хвощ С. Т. - Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник / Хвощ С. Т., Н. И. Варлинский, Е. А. Попов. Л.: Ма­шиностроение, 1987.

  6. Шило В. Л. Популярные цифровые микросхемы. Справочник. – М.: Радио и связь, 1988 – 352 с.

ПРИЛОЖЕНИЕ А:

(обязательное)

Графическая часть

Структурная схема микропроцессора К580ВМ80 46

Структурная схема и схема подключения программируемого таймера 47

Трехшинная организация конструкции микропроцессорного устройства 48

Принципиальная схема микро-ЭВМ 49

Структурная схема микропроцессора К580ВМ80

Трехшинная организация конструкции

микропроцессорного устройства

Принципиальная схема микро-ЭВМ

DD1 К572ПВ3 - АЦП (аналого-цифровой преобразователь)

DD2 К580ГФ24 - ГТИ (генератор тактовых импульсов)

DD3 К580ВВ79 - ККИ (контроллер клавиатуры и индикации)

DD4 К580ВМ80 - МП (микропроцессор)

DD5 К556РТ6 - ПЗУ (постоянное запоминающее устройство)

DD6 К580ВК28 - СКШФ (системный контроллер и шинный формирователь)

DD7 К580ВН59 - ПКП (программируемый контроллер прерываний)

DD8 К134РУ6 - ОЗУ (оперативное запоминающее устройство)

DD9 К580ВТ57 - КПДП (контроллер прямого доступа к памяти)

DD10 К580ВИ53 - ПТ (программируемый таймер)

DD11 К580ИК51 - УСАПП (универсальный синхронно-асинхронный приемопередатчик, последовательный интерфейс)

Структурная схема и схема подключения

программируемого таймера