- •Введение.
- •Цели и задачи дисциплины.
- •Связь с другими дисциплинами и необходимый уровень подготовки.
- •Кодирование логической и двоичной информации электрическими сигналами.
- •Характеристики электрических сигналов.
- •Простейшие логические операции и их схемотехническая реализация (диодные схемы).
- •Ттл элемент, работа схемы, основные характеристики.
- •Разновидности логических элементов и серии интегральных микросхем.
- •Соединения логических элементов и радиокомпонентов.
- •Схемотехника функциональных устройств.
- •Схемотехника последовательностных устройств.
- •Триггеры.
- •Счётчики.
- •Двоичные счетчики.
- •Недвоичные счетчики.
- •Регистры.
- •Параллельные регистры.
- •Последовательные (сдвиговые) регистры.
- •Комбинационные устройства.
- •Дешифраторы.
- •Линейный дешифратор.
- •Матричный дешифратор.
- •Пирамидальный дешифратор.
- •Дешифраторы интегрального исполнения.
- •Мультиплексор и демультиплексор.
- •Мультиплексоры интегрального исполнения.
- •Сумматоры.
- •Одноразрядные комбинационные сумматоры.
- •Многоразрядные сумматоры.
- •Последовательный многоразрядный сумматор.
- •Параллельный многоразрядный сумматор.
- •Ускоренный перенос.
- •Арифметико-логическое устройство.
- •Устройства памяти.
- •Статические элементы оперативных запоминающих устройств.
- •Запоминающий элемент на биполярных транзисторах.
- •Запоминающий элемент на полевых транзисторах.
- •Динамический запоминающий элемент оперативных запоминающих устройств.
- •Запоминающие элементы пзу.
- •Организация бис зу.
- •Построение запоминающих устройств эвм.
- •Программируемые логические матрицы.
- •Формирователи.
- •Определение интервала времени по заданным уровням сигналов в цепях первого порядка.
- •Формирователи периодических сигналов.
- •Несимметричный мультивибратор на логических элементах.
- •Формирователь фронтов (спадов) — триггер Шмитта.
- •Формирователи импульсов.
- •Формирователь на интегрирующей rc цепи.
- •Одновибратор с дифференцирующей rc цепью.
- •Одновибраторы интегрального исполнения.
- •Интерфейсные устройства.
- •Буферные устройства.
- •Передача сигналов по линиям связи.
- •Несимметричные линии связи.
- •Согласование линий связи.
- •Симметричные линии связи.
- •Цифро-аналоговые и аналого-цифровые преобразователи.
- •Цифро-аналоговые преобразователи (цап).
- •Цифро-аналоговый преобразователь на суммировании токов.
- •Цифро-аналоговый преобразователь на матрице r-2r.
- •Аналого-цифровые преобразователи (ацп).
- •Параллельный ацп.
- •Ацп последовательного приближения (последовательные ацп).
- •Ацп двойного интегрирования.
- •Системы индикации.
- •Индикация состояния логического элемента.
- •Индикация состояния шин.
-
Ускоренный перенос.
Если в схему ОС-3 ввести обозначения двух новых переменных (см. рис. 73), то выражение для формирования переноса в следующий старший разряд будет иметь вид , или, в соответствии с принятыми обозначениями, .
Рис. 73. Модификация ОС-3.
Рис. 74. Построение цепи ускоренного
переноса.
-
Арифметико-логическое устройство.
С целью увеличения функциональных возможностей вычислительных блоков ЭВМ были разработаны электронные комбинационные устройства позволяющие выполнять определенный набор арифметических и логических операций. Эти устройства получили название -- арифметико-логические устройства (АЛУ). В ТТЛ сериях АЛУ получили шифр -- ХХХИП3. На рис.75 приведено изображение АЛУ. Как видно на рисунке, операции проводятся над четырёхразрядными операндами А и В, результат получаем на выходах F. Микросхема имеет пять управляющих входов -- S и M, и соответственно выполняет 32 арифметических и логических операций. Арифметические операции выполняются пословно, т.е. с учетом переносов и заёмов, а логические операции выполняются побитно. Имеются вход переноса из младшего разряда CN и выход переноса в старший разряд CN+4, что позволяет строить многоразрядные схемы АЛУ с количеством разрядов кратным четырем. При выполнении арифметических операций формируются выходные переменные G и P, что позволяет при использовании нескольких микросхем строить схему с ускоренным переносом. Кроме того, имеется выход А=В, сигнал на этом выходе активен при равенстве операндов.
Рис. 75. АЛУ.
Лекция 25.
-
Устройства памяти.
В данном курсе будем рассматривать только полупроводниковые устройства при построении оперативной и постоянной памяти.
По способу хранения бита информации устройства памяти подразделяются на: статические, динамические и постоянные. В статических устройствах для хранения бита информации используют электронные устройства -- триггеры, в динамических -- используют физическое явление -- хранение электрического заряда конденсатором, в постоянных также используют различные физические явления.
-
Статические элементы оперативных запоминающих устройств.
-
Запоминающий элемент на биполярных транзисторах.
-
Рис. 76. ТТЛ элемент памяти.
Электронное устройство предназначенное для хранения бита информации будем называть запоминающим элементом. Рассмотрим схему и работу запоминающего элемента ТТЛ. Схема приведена на рис. 76. ТТЛ элемент памяти представляет собой схему статического триггера собранного на транэисторах VT1 и VT2. Особенность схемы состоит в том, что использованы двухэмиттерные транзисторы.
Рис. 77. Диаграмма работы ТТЛ ячейки памяти.
На диаграмме приняты следующие обозначения: UA -- напряжение на адресном проводнике; Uраз -- напряжение на разрядной шине; Iрш0 -- ток в разрядной шине нулей. Показаны режимы: 0 - t1 -- хранение; t1 - t2 -- запись “1”; t2 - t3 -- чтение “1”; t3 -t4 -- запись “0”; t4 - t5 -- чтение “0”.