3.3. Коммутатор сообщений msgs

Коммутатор сообщений MSGS включает в себя блоки CMCU (кроме TMSC), MSPU и MSCU (рис. 3.3). Обычно MSGS одной плоскости обслуживает сообщения, которые касаются установления соединений, а второй  которые касаются задач эксплуатации, администрирования и технического ухода. В случае необходимости любой MSGS обслуживает все сообщения.

Стык TMS с MSGS обеспечивает двойной интерфейс сообщений DMI (Dual Message Interface), который принимает участие как в обмене управляющими сообщениями, так и в процедуре загрузки и перезагрузка программ и данных процессоров коммутационных модулей со стороны модуля АМ. Интерфейс DMI мультиплексирует до 512 КИ шин МВ к пространственному коммутатору и распределяет эти КИ шинами интерфейсов сообщений МІВ (Message Interface Bus) к модульным процессорам сообщений ММР (Module Message Processor), которые накапливают и обрабатывают сообщения. В DMI включаются до 16 шин МІВ на каждую плоскость модуля (0 и 1). Сам интерфейс разделен на две части: сторона А - для распределения сообщений линий NCT с парными КИ, сторона В - с нечетными. Каждая шина МІВ обеспечивает синхронную последовательную дуплексную передачу информации в 32-канальных циклах, а также передачу отдельными проводами тактовых сигналов от DMI. Шинами МІВ информация передается одновременно процессорам ММР плоскостей 0 и 1. Активная плоскость выбирается программно на стороне приема в отдельности для каждого КИ.

Интерфейс DMI принимает от пространственного коммутатора TMS шинами МВ все управляющие КИ, контролирует парность 16-разрядных слов, отстраняет служебную и избыточную информацию и передает на шины МІВ 8-разрядные слова, в которых биты 0...5 содержат управляющие данные, бит 6 не используется, а бит 7 предназначен для контроля парности 8-разрядной комбинации. В обратном порядке такие преобразования выполняются в обратной последовательности.

Процессоры сообщений коммутационных модулей ММР скомпонованы по четыре в однокассетные блоки MSPU. Каждая плоскость СМ содержит две группы MSPU: альфа-ММР для обслуживания линий NCT с четными КИ, бета-ММР -- с нечетными. Все ММР одинаковые и имеют по восемь индивидуальных контроллеров обработки сигнального протокола Х.25. Каждый контроллер закреплен за “своим” модулем SM и обеспечивает буфер для управляющих сообщений к и от этого SM, а также их обработку. Таким образом, один ММР обслуживает каналы CTS четных или нечетных линий NCT восьми разных SM. Поэтому, например, в минимальной комплектации СМ (при 30 SM) в каждой плоскости СМ понадобятся два блока MSPU, то есть по четырех альфа-ММР и бета-ММР.

Блок управления коммутатором сообщений MSPU выполняет выбор пути и установление соединений для межпроцессорных сообщений. Главный узел MSPU  контроллер периферийного интерфейса РОС (Peripheral Interface Controller)  управляет обменом сообщением между буферными процессорами ММР и центральным процессором АР по 16-разрядной периферийной шине управления РІСВ (Peripheral Interface Control Bus). Контроллер РОС имеет собственный перезагружаемый накопитель микрокоманд PMCS (Pumpable Micro Control Store), где сохраняются микрокоманды для его работы.

Шиной РІСВ возможна передача от АР к РIС, к собственному ММР и к ММР для следующей передачи SM. От ММР сообщения передаются в сторону АР, РОС или же, шинами МІВ, в сторону модулей SM. Согласование буферных процессоров ММР с шиной обеспечивают микропроцессорные интерфейсы ввода/вывода ІОМІ (Input/Output Message Interface), каждый из которых обслуживает до четырех блоков MSPU. Из совокупности выходов ІОМІ для MSPU используются группы 2...13…13, a группы 14 и 15 предназначены для подключения так называемого шлюзового процессора пакетного коммутатора QGP (Quad link packet switch Gateway Processor) который управляет пакетным коммутатором QLPS для непосредственного обмена управляющими сообщениями между процессорами SMP модулей SM-2000 и выполняет аналогичные ММР функции для обмена SMP модулей SM-2000 с главным процессором АР и с SMР модулей SM.

Между центральным процессором АР и блоком MSPU информация передается дуплексной двойной последовательной шиной DSB (Dual Serial Bus), стык с которой выполняет селектор шины DSBS (DSB Selector). Селектор принимает с DSB 32-разрядные слова от АР, декодирует их и параллельным способом передает выбранной 32-разрядной шиной к контроллеру шинного интерфейса ВІС (Bus Interface Controller) активной плоскости СМ. Тот, в свою очередь, выполняет запрашиваемые АР действия, переводит данные в формат, соответствующий 16-разрядным шинам РІСВ, а также временно сохраняет эти данные.

Интерфейс DMI соединен, кроме буферных процессоров ММР, с периферийными контроллерами загрузки РРС (Peripheral Pump Controller) и общего управления FPC (Foundation Peripheral Controller). Контроллер РРС и 32-канальные шины МІВ₁ используются для загрузки процессоров SMP коммутационных модулей программами и данными от модуля управления и эксплуатации АМ во время запуска системы или перезагрузки SMP отдельных SM.

Контроллер FPC распределяет управляющие сообщения центрального процессора АР модуля АМ к DMI, NCLK и TMSC. Эти сообщения передаются шиной управления и диагностики CDAL, которая является последовательным каналом связи с интерфейсами управления в перечисленных устройствах, причем для любого из них FPC обеспечивает специфический протокол.