дятся разряды двоичного числа. По D1...D4 входам в регистр может быть занесено двоичное число в параллельной форме — всеми разрядами одновременно.

Выбор режима (последовательный или параллельный ввод числа) определяется сигналом на входе V2 : при логическом «0» регистр работает как сдвигающий, а при логической «1» — как параллельный.

Синхроимпульсы, поступающие на вход С1, обеспечивают сдвиг разрядов числа, вводимых в регистр последовательно. По синхроимпульсу на входе С2 происходит параллельная запись разрядов числа в регистр со входов D1...D4 .

3.7. Полупроводниковые запоминающие устройства

Запоминающие устройства (ЗУ) предназначены для хранения информации, выраженной двоичными числами. Такая информация заносится (записывается) в ЗУ и в нужные моменты из него выбирается (считывается).

ЗУ — одно из основных функциональных блоков электронных цифровых вычислительных машин; в нем хранятся числа, над которыми должны быть произведены определенные действия, и чис- ла-коды команд, определяющие характер этих действий.

Используемые вначале, исключительно в ЭЦВМ, запоминающие устройства теперь широко применяются в автоматике, радиолокации, телевидении, устройствах связи, измерительной технике, бытовых электронных приборах. Так, ЗУ используются в системах программного управления радиоприемниками. При этом в ЗУ заносятся коды команд (включение приемника, перестройка его на другие станции, подключение магнитофона и др.), а также коды времени исполнения этих команд. Когда текущее время (в систему входят электронныечасы) совпадетсзанесенным вЗУ, наодномизвыходовпоявится сигнал, по которому выполняется соответствующая команда.

В данном параграфе описываются ЗУ с произвольным обращением (произвольной выборкой), для которых запись и считывание любых элементов информации могут производиться в произвольные моменты времени. В ЗУ с последовательным обращением (внешние запоминающие устройства ЭЦВМ) информация выбирается в определенной последовательности).

175

ЗУ состоит из запоминающего массива и электронного обрамления. Запоминающий массив (накопитель) содержит запоминающие элементы (ЗЭ), каждый из которых может принимать состояния логической «1» или логического «0», т.е. хранить один бит (один двоичный разряд) информации. В запоминающем элементе хранится один разряд записанного двоичного слова; все n- разрядное слово записывается в п запоминающих элементах, составляющих ячейку памяти. Ей соответствует определенный адрес, характеризующий положение этой ячейки в накопителе. Запись и считывание слова (обращение к ЗУ) производятся по адресу, которым выбирается определенная ячейка. Запоминающие элементы должны обладать двумя устойчивыми состояниями. К числу таких элементов относятся ферромагнитные сердечники с прямоугольной петлей гистерезиса (магнитные ЗУ) и триггеры (полупроводниковые ЗУ).

Электронное обрамление содержит дешифраторы адреса и усилители записи и считывания. Код адреса, поступающий на входы дешифратора, возбуждает один из его выходов; этим разрешается запись слова в определенные ЗЭ или считывание из них.

Из многих параметров ЗУ отметим информационную емкость и быстродействие.

Информационная емкость определяется количеством запоминающих элементов накопителя и оценивается числом бит хранимой информации. Более крупными единицами емкости являются: байт (равный восьми битам), килобит (кбит = 210 = 1024 бит), килобайт, мегабит (Мбит = кбит 220 бит), мегабайт. Быстродействие ЗУ оценивается временем полного цикла обращения — минимально допустимым временем между двумя последовательными обращениями к ЗУ.

По характеру и использованию записанной информации ЗУ делятся на оперативные (ОЗУ) и постоянные (ПЗУ).

Оперативные запоминающие устройства. К оперативным от-

носят запоминающие устройства с относительно кратковременным хранением часто сменяющейся информации.

Существует несколько способов объединения запоминающих элементов в накопителе (несколько видов организации ЗУ).

ЗУ с однокоординатной выборкой. Организация ЗУ, при которой одной шиной выбирается группа запоминающих элементов (группа

176

разрядов одного слова), называется словарной или однокоординатной. Смысл последнего названия станет ясен после рассмотрения такого ЗУ, упрощенная структура которого приведена на рис. 3.61.

Запоминающий массив (ЗМ) — это матрица, в каждой строке которой располагаются ЗЭ, хранящие разряды одного слова. В каждом столбце матрицы находятся ЗЭ, хранящие одноименные разряды всех слов. В ЗМ (см. рис. 3.61) могут быть зафиксированы четыре четырехразрядных слова, т.е. его емкость равна 16 бит.

Для записи слова, к примеру, в ячейку из элементов ЗЭ9...ЗЭ12 нужно подать сигнал выбора адреса на адресную шину ША3 (ко-

К разрядным усилителям считывания

Рис. 3.61. Запоминающее устройство с однокоординатной выборкой

177

торая подключена только к элементам ЗЭ9...ЗЭ12); сигналы, соответствующие значениям разрядов («0» или «1») записываемого слова, следует подать на разрядные шины ШP1...ШР4, а на шину Зп/Сч , общую для всех ЗЭ, подать сигнал, разрешающий запись. При этом ЗЭ (в данном случае третьей строки матрицы) переключаются в состояния, соответствующие значениям разрядов.

Считывание слова происходит при отсутствии на шине Зп/Сч сигнала, разрешающего запись, и при подаче сигнала на требуемую адресную шину. При этом потенциалы, соответствующие значениям разрядов слова («0» или «1»), появляются на выходах разрядных усилителей считывания.

Выбор той или иной адресной шины (ША) производится дешифратором адреса, на вход которого поступает двоичный код номера ША— номераячейки, вкоторуюдолжнобытьзаписаноилиизкоторой должно быть считано слово. Отметим, что ячейка, в которую записывается или из которой считывается слово, имеет одну координату. Ею является номер строки матрицы запоминающих элементов.

Описанное запоминающее устройство называют также двумерным ЗУ (запоминающие элементы расположены в одной плоскости), или ЗУ типа 2D.

ЗУ с двухкоординатной выборкой. Накопитель такого ЗУ

(рис. 3.62) состоит из N матриц. Каждая из них содержит п запоминающих элементов. На рис. 3.62 N = 4 и п = 16.

В запоминающие элементы одной матрицы записываются одноименные разряды всех слов: в первую матрицу — первые разряды, во вторую — вторые и т.д. При этом каждое слово записывается в идентично расположенные ЗЭ всех N матриц. В накопитель можно записать шестнадцать четырехразрядных слов. Каждый ЗЭ матрицы находится в пересечении определенных адресных шин Х и Y. Кроме того, к нему подходит общая для всех элементов данной матрицы разрядная шина.

При записи слова в ячейку, состоящую, например, из элементов ЗЭ8, с дешифраторов шин Х и Y подаются сигналы на шины Х2 , Y4 (чем выбирается данная ячейка), а затем на разрядные шины подается двоичное число, которое нужно записать в указанную ячейку. Хотя разряд числа поступает наобщуюразрядную шину данной матрицы, онзаносится тольковтотЗЭ, которыйвыбранссоответствующих выходов дешифраторов. Аналогично выбирается ячейка при считывании записанного в нее слова.

178

Рис. 3.62. Запоминающее устройство с двухкоординатной выборкой

Рассмотренное запоминающее устройство называют также 3У с матричной организацией, трехмерным ЗУ, ЗУ типа 3D.

Отечественной промышленностью выпускается ряд микросхем ЗУ с однокоординатной и двухкоординатной выборками, отличающихся различными параметрами.

Запоминающий элемент. На рис. 3.63 изображена часть ЗУ с однокоординатной выборкой. Она представлена двумя запоминающими элементами для хранения двух разрядов одного слова.

Запоминающий элемент является триггером на биполярных транзисторах с непосредственными связями. Будем считать, что в ЗЭ записан «0», если отперт T1 и заперт Т2 . От +Ек к –Ек , (к «земле») через отпертый транзистор триггера ток может проходить через цепи эмиттеров. Верхние по схеме эмиттеры подключены к разрядным шинам, нижние соединены и выведены на адресную шину. При выборке ячейки, в которую входят рассматриваемые

179

Рис. 3.63. Запоминающий элемент

ЗЭ, данная адресная шина возбуждается — ее потенциал возрастает и цепь тока через нижние эмиттеры обрывается.

Врежиме хранения ЗЭ не выбраны — адресная шина имеет низкий потенциал, а разрядные — более высокий. Поэтому ток отпертого транзистора протекает через нижний эмиттер на адресную шину и по ней на «землю».

Врежиме записи происходит выборка запоминающих элементов ячейки — данная адресная шина приобретает высокий потенциал и ток отпертого транзистора ЗЭ может протекать только на разрядную шину. При появлении на входе двоичной переменной, записываемой

вданный ЗЭ, и сигнала разрешения записи одна разрядная шина (например, ШP1) получает высокий потенциал, а другая (шина ШP1 ) —

180

боркой (рис. 3.64) представляет собой триггер на трехэмиттерных транзисторах. Третьи эмиттеры каждого транзистора соединены и выведены на вторую адресную шину.

Наращивание памяти ЗУ. В случае необходимости микросхемы ЗУ можно объединять, увеличивая тем самым емкость памяти. Для этого они имеют специальный вывод — «Выбор корпуса» (ВК).

На рис. 3.65 приведена структурная схема ЗУ емкостью 64 четырехразрядных слова (256 бит). Оно составлено из четырех микросхем, каждая из которых имеет емкость 16 четырехразрядных слов. Шины записи чисел всех микросхем соединены параллельно. Аналогично соединены шины считывания чисел, а также адресные шины. Каждая ячейка ЗУ имеет адрес, соответствующий номеру микросхемы, в которой она находится, а также ее расположению внутри микросхемы. Поэтому для выбора определенной ячейки нужно на шине «Выбор корпуса» установить код номера микросхемы, а на адресных шинах — код адреса ячейки внутри микросхемы. В соответствии с приведенной схемой запись слова производится по сигналу на шине Зп, а считывание слова — по сигналу на шине Сч.

Нарис. 3.66 показано объединение техже микросхем с целью хранения 16 шестнадцатиразрядных слов (емкость ЗУ — 256 бит). Здесь объединены адресные шины всех микросхем, атакже шины«Выбора корпуса». На шинах записи кода первой микросхемы устанавливаются первые четыре разряда записываемого числа. На аналогичных

181

Рис. 3.65. Структурная схема ЗУ емкостью 256 бит

шинах второй микросхемы — следующие четыре разряда и т. д. При работе ЗУ подается сигнал разрешения на объединенные шины ВК всех микросхем.

Микросхемы ЗУ объединяют для получения и других вариантов распределения суммарной емкости.

Постоянные запоминающие устройства. Постоянные запоми-

нающие устройства (ПЗУ) служат для хранения неизменной информации и работают только в режиме ее считывания.

182

ПЗУ подразделяются на ПЗУ с однократным программированием и на перепрограммируемые

ПЗУ. В однократно программируемые ПЗУ информация может заноситься только один раз

— изготовителем или пользователем. В перепрограммируемых ПЗУ информация может многократноменяться, однакоэтотпроцессзанимает многовремени, т.е. неявляетсяоперативным.

ПЗУ используются для хранения двоичных чисел (кодов стандартных программ, констант), для преобразования кодов, а также в качестве генераторов символов и т.д., т.е. в тех случаях, когда по определенному коду на входных шинах требуется получить определенный коднавыходныхшинах.

Полупроводнико- Рис. 3.66. Структурная схема ЗУ для хра-

торными. На рис. 3.67 изображено ПЗУ, состоящее из диодной матрицы и дешифратора адреса. Горизонтальные шины матрицы — адресные; вертикальные — разрядные, с них снимаются восьмиразрядные двоичные числа, записанные в ПЗУ. Если, к примеру, с выхода дешифратора возбуждается адресная шина ША2, то логическая «1» проходит с нее через диоды на разрядные шины ШР3, ШР6,

183

Рис. 3.67. Диодные ПЗУ

ШР7 , ШP8 , сообщая им высокий потенциал — на выходе устанавливается двоичное число 11100010. Аналогично, при возбуждении соответствующих адресных шин на выходах устанавливаются три других двоичных числа.

Диодная матрица является совокупностью элементов ИЛИ. Каждый из них состоит из диодов, подключенных к одной разрядной шине, а входами элемента являются адресные шины.

На рис. 3.68 приведена структура ИМС ПЗУ на многоэмиттерных транзисторах. При возбуждении одной из ША отпирается транзистор, база которого присоединена к этой шине. Благодаря этому возбуждаются разрядные шины, к которым присоединены эмиттеры этого транзистора. В ПЗУ (рис. 3.68) записаны три четырехразрядных слова (1001, 0011, 1010), каждое устанавливается на разрядных

184