- •Лекция 1 введение
- •Общие сведения Технико-эксплуатационные характеристики эвм
- •История развития эвм
- •Классификация эвм
- •Классификация эвм по назначению
- •Классификация эвм по функциональным возможностям и размерам
- •Лекция 2 Функциональная и структурная организация эвм
- •1. Связь между функциональной и структурной организацией эвм
- •2. Обобщенная структура эвм и пути её развития
- •2.1.Обрабатывающая подсистема
- •2.2. Подсистема памяти
- •2.3. Подсистема ввода-вывода
- •2.4. Подсистема управления и обслуживания
- •3. Архитектуры эвм
- •Sisd-компьютеры
- •3.1. Компьютеры с cisc архитектурой
- •3.2. Компьютеры с risc архитектурой
- •3.3. Компьютеры с суперскалярной обработкой
- •Лекция 3 Структура и форматы команд эвм
- •1. Форматы команд эвм
- •2. Способы адресации
- •2.1. Классификация способов адресации по наличию адресной информации в команде
- •2.2. Классификация способов адресации по кратности обращения в память
- •2.3. Классификация по способу формирования исполнительных адресов ячеек памяти
- •2.3.1. Относительная адресация
- •2.3.2. Стековая адресация
- •Теги и дескрипторы. Самоопределяемые данные
- •Лекция 5 процессоры. Центральный процессор
- •1. Логическая структура цп
- •2. Структурная схема процессора
- •3. Характеристики процессора
- •4. Регистровые структуры центрального процессора
- •4.1. Основные функциональные регистры
- •4.3. Регистры процессора обработки чисел с плавающей точкой
- •4.2. Системные регистры
- •4.4.Регистры отладки и тестирования
- •5. Назначение и Классификация цуу
- •Лекция 6 устройства управления цп
- •1. Цуу с жесткой логикой.
- •2. Цуу с микропрограммной логикой
- •3. Процедура выполнения команд
- •Лекция 7
- •Язык микроопераций
- •Описание слов, регистров и шин
- •Описание массива данных и памяти.
- •Описание микроопераций
- •Условные микрооператоры.
- •Лекция 8
- •Арифметико-логическое устройство
- •Структура алу
- •Сумматоры
- •Классификация алу
- •Методы повышения быстродействия алу
- •Лекция 9
- •Память эвм
- •Организация внутренней памяти процессора.
- •Оперативная память и методы управления оп
- •Лекция 10
- •Методы управления памятью без использования дискового пространства (без использования внешней памяти).
- •Распределение памяти фиксированными разделами.
- •Размещение памяти с перемещаемыми разделами.
- •Организация виртуальной памяти.
- •Страничное распределение.
- •Сегментное распределение.
- •Странично - сегментное распределение.
- •Свопинг
- •Лекция 11 Методы повышения пропускной способности оп.
- •Выборка широким словом.
- •Расслоение сообщений.
- •Методы организации кэш-памяти
- •Типовая структура кэш-памяти
- •Способы размещения данных в кэш-памяти.
- •Прямое распределение.
- •Полностью ассоциативное распределение.
- •Частично ассоциативное распределение.
- •Распределение секторов.
- •Методы обновления строк в основной памяти
- •Системы внешней памяти
- •Лекция 12
- •Общие принципы организации системы прерывания программ
- •Характеристики системы прерываний
- •Программно-управляемый приоритет прерывающих программ
- •Организация перехода к прерывающей программе
- •Лекция 13
- •ПодСистема ввода/вывода Принципы организации подсистемы ввода/вывода
- •Каналы ввода-вывода
- •Интерфейсы ввода-вывода
- •Классификация интерфейсов
- •Лекция 14
- •Типы и характеристики стандартных шин
- •12. Библиографический список
- •Содержание
- •5. Общие принципы организации системы прерывания программ 100
- •6. ПодСистема ввода/вывода 107
- •12. Библиографический список 117
4.2. Системные регистры
Системные регистры управляют функционированием микропроцессора в целом и режимами работы отдельных внутренних блоков: процессора с плавающей точкой, кэш-памятью, диспетчера памяти.
Эти регистры доступны только в защищенном режиме для программ.
Набор системных регистров включает три регистра управления (CRO, CR2, CR3) и четыре регистра системных адресов и сегментов.
Регистры управления 32-разрядные, служат для фиксации общего состояния процессора. Эти регистры вместе с регистрами системных адресов хранят информацию о состоянии процессора, которое затрагивает все задачи.
4.4.Регистры отладки и тестирования
Микропроцессор i486, например, имеет одиннадцать регистров отладки и тестирования (все они 32-разрядные). Из них 6 программно-доступных регистров (DRO — DR3, DR6, DR7) поддерживают процесс отладки программ. Пять программно-доступных регистров (TR3 — TR7) поддерживают тестирование внутренних блоков: TR3 — TR5 используются для проверки кэш памяти; TR6, TR7 — для тестирования механизма быстрого формирования адресов страниц.
5. Назначение и Классификация цуу
Центральное устройство управления — это комплекс средств автоматического управления процессом передачи и обработки информации. ЦУУ вырабатывает управляющие сигналы (УС), необходимые для выполнения всех операций, предусмотренных системой команд, а также координирует работу всех узлов и блоков ЭВМ. В связи с этим можно считать ЦУУ преобразователем первичной командной информации, представленной программой решения задачи, во вторичную командную информацию, представляемую управляющими сигналами.
В общем случае ЦУУ формирует управляющие сигналы для реализации следующих функций:
выборки из памяти кода очередной команды;
расшифровки кода операции и признаков выбранной команды;
выборки операндов и выполнения машинной операции;
обеспечения прерываний при выполнении команд;
формирования адреса следующей команды;
учета состояний других устройств машины;
инициализации работы контроллеров (каналов) ввода-вывода;
организации контроля работоспособности ЭВМ.
К основным характеристикам ЦУУ следует отнести:
принцип формирования и развертывания временной последовательности управляющих сигналов;
способ построения цикла работы ЦУУ и ЭВМ в целом;
общая организация управления ЭВМ;
способ синхронизации узлов и блоков ЭВМ.
По принципу формирования и развертывания временной последовательности УС различают ЦУУ:
аппаратного(схемного)типа, выполненным в виде управляющего автомата с жесткой логикой, в котором функции переходов и выходов реализуются набором логических элементов, а требуемое количество состояний автомата задается множеством запоминающих элементов;
микропрограммного типа, в которых блок управления реализован как блок микропрограммного управления.
По способу построения рабочего цикларазличают ЦУУ:
с прямым циклом,
На первом этапе производится выборка из памяти команды, а затем следуют этапы выполнения машинной операции.
с обращенным циклом,
В первую очередь выдаются управляющие сигналы для выполнения машинной операции по коду команды, поступившей в ЦУУ на предыдущем цикле (предвыборка команд), а затем из памяти выбирается код команды, которая будет исполняться в следующем цикле.
с совмещением во времени цикловвыполнения нескольких команд (конвейером команд).
По способу синхронизации работы ЭВМ в зависимости от числа тактов в цикле выполнения команды различают ЦУУ:
с постоянным числом тактов;
с переменным числом тактов.
В микропрограмме рабочего цикла выделяют общую и специальную части. К общей части относятся микрокоманды, исполняемые в цикле любой команды: выборка команды, анализ запросов на прерывание, формирование адреса следующей команды, анализ состояния процессора. Эти микрокоманды выполняются за постоянное число тактов.
К специальной части относятся микрокоманды, по которым вырабатываются управляющие сигналы в зависимости от содержания операционной части исполняемой команды. В этом случае количество тактов будет переменным для различных команд. В современных ЭВМ с различной структурой используемых команд, число тактов зависит от формата выбираемой команды, структуры ее адресной части и длины операндов.
По общей организации управление может быть:
централизованным
Блок управления ЦУУ вырабатывает все УС микроопераций для всех команд, выполняемых процессором;
смешанным
Применяются в процессорах, операционные и другие устройства которых имеют собственные узлы местного управления. Тогда блок управления ЦУУ, помимо сигналов микроопераций, вырабатывает так же сигналы для блоков местного управления;
По принципу организации циклов различают ЦУУ:
синхронного типа, в которых время цикла может быть постоянным или переменным;
асинхронного типа, в которых продолжительность цикла определяется фактическими затратами времени на выполнение каждой операции. В этом случае необходимо вырабатывать сигналы об окончании операции;
смешанного типа, где частично реализуются оба предыдущих принципа организации циклов.