Пермский Государственный Технический Университет

Кафедра АТ.

Отчет:

Синтез триггерных устройств на логических элементах

Выполнил: студент гр. ЭВТ 99-2

Войнов Е.А

Проверил: Панов В.А

Пермь, 2001

Несинхронизированный RS триггер на «И-НЕ» элементах

С хема триггера: Таблица состояний триггера:

S	R	Q	Q
1	1	Q	Q
1	0	0	1
0	0	X	X
0	1	1	0

Временная диаграмма работы триггера:

Вывод:

исследованный триггер имеет два устойчивых состояния

Q="0", Q="1" - логический "0"

Q="1", Q="0" - логическая "1"

Триггер имеет два информационных входа

R - установка в "0"

S - установка в "1"

При подаче на любой из них напряжения низкого уровня триггер переходит в соответствующее состояние. R="1", S="1" - триггер сохраняет прежнее состояние. R="0", S="0" - запрещённый код, т.к. на обоих выходах триггера установится логическая "1".

Асинхронные триггеры находят ограниченное применение в качестве самостоятельных устройств, однако они часто входят сосатвной частью в состав более сложных триггеров.

RS триггер синхронизированый по уровню

S	R	C	Q	Q
0	0	0	Qn	Qn
0	0	1	Qn	Qn
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	1	0	X	X
1	0	1	1	0
1	1	1	X	X

С
хема триггера: Таблица состояний триггера:

Временная диаграмма работы триггера:

Вывод:

Данный триггер работает аналогично предыдущему, но отличается тем, что срабатывает только при наличии синхроимпульса. Если на входе С напряжение низкого уровня, то на входах R и S установлена комбинация сохраняющая прежнее состояние триггера.

C="1", R="1", S="1" - Запрещённая комбинация.

RS триггер синхронизированный по фронту

С хема триггера:

Таблица состояний триггера: Временная диаграмма работы триггера:

C	S	R	Q	Q
0	0	0	Qn	Qn
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1	Х

Вывод:

Данный триггер реализуется по MS схеме (по заднему фронту), на двух RS триггерах синхронизированных по уровню, включенных последовательно с дополнительным инвертором. Последоватлеьность переключений задает инвертор, т.е. переключение всего триггера происходит в 2 такта: по переднему фронту срабатывает М в соответствии с сигналами на S и R, а по заднему будет переключаться S в соотвествии с состояние триггера M. В целом триггер синхронизируется задним фронтом.

Зпарещающим набором является S=R=C=1.

D триггер синхронизированный по уровню

C	D	Qn+1
0	0	Qn
0	1	Qn
1	0	0
1	1	1

С
хема триггера: Таблица состояний триггера:

Временная диаграмма работы триггера:

Вывод:

Эти триггеры называют треггерами задержки. У них имеется один информационный вход D и возможны 2 устойчивыых состояния. Состояние триггера в момент времени tn+1 совпадает с одом входного сигнала, действующего в момент времени tn.

Т.е. в триггере записывается та иинформация, котороя была на входе D до прихода импульса синхронизации.

D триггер сиинхронизированый по фронту

С хема триггера:

Таблица состояний триггера: Временная диаграмма работы триггера:

C	D	Qn+1
0	0	Qn
0	1	Qn
1	0	0
1	1	1

Вывод:

Единственное отличие данного триггера от предыдущего это от, что он срабатывает по заднему фронту синхроимпульса. Реализован по MS схеме.

Т триггер

С хема триггера:

Таблица состояний триггера:

T	Qn	Qn+1
0	0	0
0	1	1
1	0	1
1	1	0

Временная диаграмма работы триггера:

Вывод:

Триггер реализован на базе RS триггера синхронизированного по фронту с введенными перекрестными обратными связями. Последовательность переключений задает иинвертор а направленность – перекрестными обратными связями.. Данный триггер делит входную частоту на 2, поэтому его используют в делителях частоты.

Данный триггер реализован по MS-схеме. Он работает в счётном режиме, т.е. при каждом импульсе триггер переключается в противоположное состояние.

JK триггер

С хема триггера:

Таблица состояний триггера:

J	K	Qn	Qn+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Временная диаграмма работы триггера:

Вывод:

Данный триггер является универсальным. Он может работать как в режиме RS-триггера, так и в режиме Т-триггера. Если на входы J и K подать напряжение логической "1", то триггер работает в режиме Т-триггера, в других случаях работает в режиме RS-триггера. При этом вход J эквивалентен входу S, а вход K входу R. Триггер не имеет запрещённых комбинаций. При одновременной подаче на информационные входы сигнала логической единицы, триггер с помощью соотвествующих схем совпадений устанавливается в положение 1 или 0, в зависимости от его начального состояния (ведет себя как T триггер).

Его называют универсальным потому что после несложных коммутаций на его основе можно получить RS и T триггеры.

8