dsd13-gos / dsd-17=dacs and adcs / 02. Основные типы АЦП и ЦАП

Тип АЦП

Типовые параметры

Описание

1

2

3

АЦП с временным перемежением

Time-interleaved ADC

N=6 – 10

Т=1/z

С=z*2^N

Одновременно производится преобразование в нескольких внутренних преобразователях в режиме разделения во времени.

Параллельный АЦП

Flash ADC

N=6 – 12

Т=1

С=2^N

Преобразование производится за один шаг путем одновременного сравнения входного сигнала с множеством опорных напряжений.

1,5 шаговый параллельный АЦП

1.5 Step Flash ADC

N=6 – 12

Т=1.5

С=2^N/2

АЦП, в котором на первом шаге (укороченном) производится быстрое определение с помощью грубых компараторов рабочего поддиапазона входного сигнала; точные компараторы на втором шаге подключаются только к опорным напряжениям выбранного поддиапазона.

Интерполирующий АЦП

Interpolating ADC

N=8 – 12

Т=2

С=2^N/к+2^N

АЦП, в котором происходит усиление входного сигнала в рабочей зоне за счет сжатия входного сигнала вне рабочей зоны.

Двух– шаговый параллельный АЦП

Two Step Flash ADC

Feed forward Flash ADC

Subranging АDC

N=6 – 12

Т=2

С=2^N/2

На первом шаге преобразования определяется рабочий поддиапазон входного сигнала и старшие разряды выходного кода АЦП, на втором шаге определяются младшие разряды.

Двух– шаговый параллельный АЦП

Two Step Flash ADC

Feed forward Flash ADC

Subranging АDC

N=6 – 12

Т=2

С=2^N/2

На первом шаге преобразования определяется рабочий поддиапазон входного сигнала и старшие разряды выходного кода АЦП, на втором шаге определяются младшие разряды

АЦП сложенного сигнала

Folding ADC

N=8 – 12

Т=2

С=2^N/d

Отдельно определяются старшие и младшие разряды. В диапазоне младших разрядов производится оцифровка мнгократно свернутого сигнала.

АЦП с увеличенным разрешением

Extended resolution ADC

N=8 – 14

Т=s

C=2^N

К входному сигналу подмешивается псевдослучайный сигнал и после нескольких преобразований вычисляется среднее значение выходного кода.

Конвейерный АЦП

Pipelined ADC

N=12 – 16

Т=N, Т1=1

С=2*N

Алгоритм строится на последовательном прохождении входного сигнала через цепочку каскадов, на которых выделяется разница между сигналами: входным и оцифрованным на предыдущих каскадах. Эта разница масштабируется и затем обрабатывается на следующих каскадах.

АЦП последовательного приближения

Successive approximation ADC

N=8 – 14

Т=N

С=N

АЦП, в котором алгоритм строится на последовательном приближении к истинному выходному коду. Преобразование осуществляется за N шагов с использованием алгоритма двоичного поиска на дереве всех возможных уровней квантования с определением на каждом шаге ветвей дальнейшего поиска. На первом шаге преобразования определяется старший разряд и одновременно сужается в два раза диапазон поиска. На следующих шагах процедура повторяется.

АЦП последовательного приближения с

перераспределением заряда

Charge-

redistribution ADC

N=8 – 14

Т=N

С=N

АЦП последовательного приближения, в котором встроенный ЦАП использует матрицу двоично – взвешенных конденсаторов.

Алгоритмический АЦП

Algorithmic ADC

N=8 – 14

Т=N

С=N

АЦП, в котором алгоритм строится на последовательном приближении к истинному выходному коду. На каждом шаге определяется один разряд, начиная со старшего. В отличие от АЦП последовательного приближения, анализируемое на каждом шаге напряжение равно удвоенной разнице между напряжением на предыдущем шаге и опорным напряжением

Интегрирующий АЦП (однотактный)

Integrating single slope ADC

N=14 – 20

Т=2^N

С=1

Возрастающее пилообразное напряжение сравнивается с входным напряжением. Количество тактовых импульсов, попавших в интервал сравнения, определяет выходной код преобразователя

АЦП двойного интегрирования

Integrating dual slope ACD

N=14 – 20

Т=2^N

С=1

Принцип действия АЦП основан на интегрировании последовательно входного и опорного сигналов. Аналогично однотактному интегрирующему АЦП производится подсчёт таких импульсов

Дельта – сигма АЦП

Delta – sigma ADC

(-)

N=14 – 24

АЦП, в котором для обработки входного сигнала используется дельта – сигма модуляция. После модулятора с целью удаления шумов квантования и уменьшения частоты выходного сигнала до частоты Найквиста обычно применяется цифровой фильтр – дециматор

Тип ЦАП

Описание

1

2

На основе цепочки резисторов

Подключение требуемого узла резистивной цепочки к выходу производится с помощью каскада ключей или цепочки ключей . Хорошая монотонность достигается за счет увеличенной площади кристалла и тока потребления

Многокаскадный

Применение нескольких ступеней приводит к экономии площади. Ухудшение монотонности возможно на границах переключаемых диапазонов

На основе резистивной матрицы

Расположение цепочки резисторов и ключей в виде матрицы позволяет существенно экономить площадь при большом количестве резисторов

R – 2R матрица

Хорошая монотонность обеспечивается при приемлемой площади кристалла

На основе токовых ключей

Хорошая монотонность достигается за счет применения большого количества ключей

С перераспределением зарядов

Для построения ЦАП используется матрица двоично-взвешенных конденсаторов.

Для ЦАП большой разрядности матрицу делят на две части. При низком токе потребления и малой площади ЦАП имеет хорошее быстродействие и приемлемую монотонность

Комбинированный

В двухкаскадной структуре в качестве каскадов используются резистивная матрица и двоично-взвешенные конденсаторы. Порядок следования каскадов может быть различным.

Последовательный

Достоинством последовательного ЦАП является его простота и малая занимаемая площадь. К недостаткам относится большое время преобразования