dsd1-10 / dsd-04=Ermak / dsd4-questions
.pdfОсновы проектирования КМОП стандартных элементов Введение в Verilog
1.Классификация ЦИС. Основные типы [конструкции] специализированных БИС, этапы и сроки их разработки, главные требования потребителей.
2.Технологическое и рыночное окна, связь с длительностью цикла проектирования и основными типами [конструкциями] специализированных БИС.
3.Специализированные БИС типа ПЛИС: назначение, конструкция [пример FPGA], ограничения.
4.Специализированные БИС на основе БМК [Gate Array]: назначение, конструкция, включая конструкцию базовой ячейки [пример канальных БМК и БМК типа “море вентилей”], основные этапы изготовления, ограничения.
5.Специализированные БИС на основе стандартных элементов [standard cell]: назначение, конструкция библиотечных элементов, основные этапы изготовления, ограничения.
6.Особенности схемотехники и топологии базовых и библиотечных элементов специализированных БИС, включая элементы типа I/O [пример БИС на основе БМК и на основе стандартных элементов].
7.Проектные нормы, конструкция БИС и конструкционные материалы. Проблема межсоединений и ее влияние на схемотехнику и конструкцию БИС.
8.Состав библиотеки GSCLib, имена логических функций и схемные реализации основных логических эле-
ментов типа INV, NAND, NOR, AOI, OAI, MX, BUF, CLKBUF. Элементы типа Filler Cell.
9.Общая характеристика структурного описания логических элементов на Verilog. Примеры.
10.Общая характеристика поведенческого описания логических элементов на Verilog. Примеры.
11.Описание тестовых воздействий на Verilog. Примеры.
12.Проектирование топологии БЭ [пример GSCLib]: основные факторы и ограничения.
13.Проектирование топологии БЭ [пример GSCLib]: сетка трассировки и ширина БЭ.
14.Проектирование топологии БЭ [пример GSCLib]: ширина шин “Земля” и “Питание”, высота БЭ.
15.Проектирование топологии БЭ [пример GSCLib]: проектирование входов/выходов [pins] в БЭ.
16.Проектирование топологии БЭ [пример GSCLib]: latch up эффект, непрерывность кармана, применение поликремния для трассировки.
17. Ключевая модель КМОП инвертора [статическая и динамическая].
18.Проектирование базового инвертора: критерии для определения размеров транзисторов, реальные характеристики INVx1. Схема и параметры кольцевого генератора на БЭ INVx1.
19.Входная емкость базового инвертора: оценки [экспериментальная и теоретическая], зависимость от длительности фронта входного сигнала и емкости нагрузки, пример INVx1.
20.Переключение КМОП инвертора: мощность, потребляемая от источника питания и рассеиваемая на МОП транзисторах; зависимость мощности от длительности фронта входного сигнала и емкости нагрузки, теория и эксперимент [пример INVx1].
21.Одноуровневая и двухуровневая логика. Проектирование одноразрядного сумматора.
22.Проектирование многовходовых вентилей типа NOR, NAND: число входов, помехозащищенность, задержки переключения, анализ результатов моделирования вентиля 3И-Не.
23.Проектирование супербуферов, примеры.
24.Проектирование БЭ с буферизованными выходами, примеры.
25.Передаточный вентиль: сопротивление, примеры схем.
26.Эффект ESD, его модели и методы защиты БИС от ESD, применяемые в БЭ типа I/O.
27.Назначение и особенности схемотехники БЭ типа Input.
28.Назначение и особенности схемотехники БЭ типа Output.
29.Характеризация БЭ и ее условия. Структура .lib файла.