
- •Комп’ютерна електроніка
- •1 Вступ
- •2 Дискретизація аналогових сигналів
- •2.1 Квантування за рівнем
- •2.2 Квантування за часом
- •2.3 Квантування за рівнем і за часом
- •2.3.1 Розмір похибки ацп
- •2.3.2 Вибір величини кроку квантування за часом
- •3 Застосування алгебри логіки (булевої алгебри) при аналізі і синтезі цифрових електронних пристроїв
- •3.1 Визначення і способи задання перемикальних функцій
- •3.4 Базисні логічні функції
- •3.5 Принцип двоїстості булевої алгебри
- •3.6 Основні тотожності булевої алгебри
- •3.7 Основні закони булевої алгебри
- •3.8 Досконала диз’юнктивна нормальна форма (дднф) запису булевих виразів
- •3.9 Диз’юнктивна нормальна форма
- •3.10 Досконала кон’юнктивна нормальна форма (дкнф) запису булевих виразів
- •3.11 Кон’юнктивна нормальна форма (кнф)
- •3.12 Мінімізація логічних функцій
- •3.12.1 Алгебраїчний спосіб мінімізації пф
- •3.12.2 Мінімізація пф із використанням діаграм Вейча (карт Карно)
- •3.12.2.1 Мінімізація пф за допомогою діаграм Вейча
- •3.12.2.1.1 Загальне правило мінімізації
- •3.12.2.1.2 Приклади мінімізації пф за допомогою діаграм Вейча
- •3.12.2.2 Мінімізація пф за допомогою карт Карно
- •4 Логічні елементи
- •4.1 Інвертор (логічний елемент ні)
- •4.2 Кон’юнктор (логічний елемент і)
- •4.3 Диз’юнктор (логічний елемент або)
- •4.4 Повторювач
- •4.7 Виключаюче або
- •4.8 Додавання по модулю два (непарність)
- •4.9 Додавання по модулю два з запереченням (парність)
- •4.10 Еквівалентність
- •4.11 Нееквівалентність
- •4.13 Заборона
- •4.14 Логічні елементи з відкритим колектором
- •4.15 Логічні елементи з третім станом
- •5 Реалізація логічних функцій у різних базисах
- •5.1 Базисні набори ле і їх взаємозв'язок
- •5.2 Реалізація логічних функцій у різноманітних базисах
- •5.2.1 Реалізація елемента “Рівнозначність” (виключаюче або - ні)
- •5.2.2 Реалізація елемента “нерівнозначність” (виключаюче або, сума по модулю два)
- •5.2.3 Реалізація елемента “Заборона”
- •5.2.4 Реалізація багатолітерних логічних функцій на елементах з невеликою кількістю входів
- •6 Параметри і характеристики цифрових інтегральних мікросхем (імс)
- •6.1 Коефіцієнт об'єднання по входу (Коб)
- •6.2 Коефіцієнт розгалуження по виходу (Кроз)
- •6.3 Статичні характеристики
- •6.4 Завадостійкість
- •6.5 Динамічні характеристики і параметри
- •6.6 Вигляд реалізованої логічної функції
- •6.7 Споживані струм і потужність
- •6.8 Вхідні і вихідні струми, напруги
- •6.9 Порогові напруги
- •6.10 Допустимі значення основних параметрів
- •7 Базові логічні елементи
- •7.1 Базовий ттл (ттлш) - елемент і - ні
- •7.2 Базовий езл - елемент або/або-ні
- •7.3 Базовий кмон елемент або-ні
- •8 Генератори тактових імпульсів (гті) на логічних елементах
- •8.1 Гті на двох інверторах
- •8.2 Гті на 3-х інверторах.
7 Базові логічні елементи
Для побудови цифрових пристроїв широке застосування знаходять інтегральні логічні елементи на базі ТТЛ -, ТТЛШ -, ЕЗЛ - і КМОН - технологій. Будь яка мікросхема, що реалізує складну логічну функцію, частіше всього складається з елементів І-НІ або АБО-НІ.
7.1 Базовий ттл (ттлш) - елемент і - ні
Найпростіший
ТТЛ елемент, назва якого розшифровується
як транзисторно-транзисторна логіка,
складається з кон`юнктора, виконаного
на багатоемітерному транзисторіVТБ
і транзисторного інвертора VT1
(рисунок 7.1). При високих рівнях напруги
на усіх входах схеми усі переходи
емітер-база багато-емітерного
транзистора VTБ
зміщуються в зворотньому напрямку
(заперті), а перехід база-колектор за
рахунок напруги +Ежив
- у прямому (інверсне включення
транзистора). Струм колекторного переходу
транзистора VТБ,
що протікає через перехід база-емітер
транзистора VТ1,
вводить останній у режим насичення. При
цьому з виходу знімається низький рівень
напруги (логічний нуль).
Якщо хоча б на один вхід схеми надійде сигнал логічного 0 (низький рівень напруги), VТБ відкривається і на базу VТ1 подається низький рівень напруги. Останній закривається і з виходу знімається високий рівень сигналу (логічна одиниця).
Таким
чином, елемент реалізує функцію І-НІ
().
Вихідний опір розглянутого елемента
залежить від стану транзистора VТ1.
Коли він відкритий опір близький до
нуля, а коли закритий, Rвих
RК=R2.
Подібна схема називається ТТЛ елементом з складним інвертором, виконаним на трьох транзисторах VT1, VT2 і VT3. Якщо на усіх входах елемента присутня логічна 1, то емітерний перехід VТБ закритий, а колекторний - відкритий. Струм бази VТБ через перехід БКVTБ надходить у базу VT1. У результаті VT1 входить у режим насичення. Додатним потенціалом, який знімається з резистора R4, транзистор VT3 відкривається і з виходу схеми знімається логічний 0. Завдяки наявності діода VD1 транзистор VT2 при цьому надійно закритий.
Діод забезпечує додаткове додатне збільшення напруги на емітері VT2. Використання таких діодів - один із типових прийомів інтегральної технології, що дозволяє забезпечити надійне закриття вимкнених транзисторів. Наявність закритого VT2 у колекторному ланцюзі відкритого VT3 практично виключає споживання току вихідним ланцюгом складного інвертора в стані спочинку ( без навантаження). Навантаження, увімкнене між +Ежив і колектором VT3 може викликати достатньо великий струм (Iк.VT3=Iн).
Якщо хоча б на один вхід схеми (рисунок 7.2) надійде логічний 0, то транзистор VТБ насичується, на його колекторі (базі VT1) з'являється низький рівень напруги і транзистор VT1 закривається. Потенціал його емітера прямує до нуля, а потенціал колектора - до напруги +Ежив. Транзистор VT3 закривається, VT2 - відкривається. З виходу знімається високий рівень напруги (логічна 1).
Каскад на транзисторі VT2 працює в активному режимі як емітерний повторювач (значення резистора R3 мале (десятки Ом) і може не враховуватись).
Вихідний опір емітерного повторювача дуже малий, тому навантажувальна здатність другої схеми (рисунок 7.2) у порівнянні з першою (рисунок 7.1) значно збільшується.
Споживання току у вихідному ланцюзі ненавантаженого складного інвертора в цьому стані також мале, тому що VT3 - закритий. Якщо між виходом (колектором VT3) і корпусом увімкнути опір навантаження, то споживаний схемою струм збільшується (Iн=IеVT2).
Відсутність власного споживання току вихідним ланцюгом складного інвертора робить аналізований елемент достатньо економічним.
Водночас, ця схема має суттєвий недолік. При формуванні логічної одиниці на виході струм закритого транзистора VT3 Iкоз протікає через резистор R4 (рисунок 7.2), що створює на ньому падіння напруги, спрямоване на відкривання транзистора. Щоб знизити цю напругу значення резистора R4 береться не дуже великим (сотні Ом).
Мале значення R4 шунтує перехід база-емітер VT3 при його відкриванні. Наприклад, при напрузі Uбе.н VT3=0.6 В через резистор R4=1 кОм протікає струм 0.6 мА. Отже, VT3 почне відкриватися тільки після того, як струм через резистор R4 зростає до 0.6 мА. Це призводить до розтягування у часі перехідної області передавальної характеристики аналізованого елемента (рисунок 6.1).
Крім того, наявність R4 впливає на стабільність параметрів ТТЛ - елемента в робочому діапазоні температур. Цей резистор має додатний температурний коефіцієнт опору (ТКО). При зростанні температури значення R4 збільшується, його дія , що шунтує , зменшується, струм бази VT3 збільшується, транзистор VT3 насичується сильніше, що може збільшити час його вимикання, тобто погіршує швидкодію.
При знижені температури значення R4 падає, його дія , що шунтує , зростає, що наводить до збільшення часу включення (розтягуванню у часі перехідної області передавальної характеристики мікросхеми (рисунок 6.1)).
Для усунення відзначених недоліків замість резистора R4 у схему ТТЛ елемента включений нелінійний чотириполюсник (рисунок 7.3), виконаний на транзисторі VT4.
Розглянута схема з складним інвертором також реалізує функцію І-НІ.
ТТЛ схеми в цей час достатньо широко застосовуються в модифікованому ТТЛШ виконанні і містять транзистори і діоди Шотткі.
Нижче показаний приклад двовходового логічного ТТЛШ - елемента І-НІ (рисунок 7.4), що має ряд додаткових елементів, відсутніх у розглянутій вище ТТЛ - схемі (рисунки 7.2,7.3).
Рисунок 7.4
Можливість переходу ТТЛ (ТТЛШ) схем у 3-ій стан дозволяє використовувати їх при роботі на одну системну шину, наприклад, у мікропроцесорних пристроях. При цьому до загальної шини залучений цілий ряд різноманітних пристроїв, обладнаних вихідними ланцюгами з трьома станами. В кожний момент часу з загальною шиною сполучений тільки один пристрій, а виходи інших знаходяться в 3-му (Z)- стані, тобто відключені від шини.