5.2.2 Структура пэвм типа “386/eisa”

Фирмой Intel разработан комплект ИС серии i82350, позволяющий упростить процесс проектирования системных плат и плат расширения задающих стройств для машин типа PC 386 (486)/EISA (см. рис.5.63).

Для расширения возможностей 32-разрядного вычислительного ядра (МП i80386/i80486, СоП i80387/i80487 и кеш контроллер i80385) на рабочих частотах 25 и 33 Мгц на СП служат три типа БИС:

- ISP (Integrated System Periphral) i82357 - интегрированный контроллер переферийных устройств;
- ECB (EISA Bus Controller) i82358 - контроллер EISA-шины;
- EBB (EISA Bus Buffer) i82352 - буфер EISA-шины.

На СП PC 386/EISA используется три БИС i82352 - по числу трех основных режимов его работы: в качестве буфера адреса, буфера данных и буфера данных с контролем по паритету.

БИС i82355 - BMIC (Bus Master Interface Controller), контроллер задатчика EISA-шины i82355 - позволяет снизить аппаратные затраты EISA-плат, функционально......

БИС i82357 объединяет системные ресурсы общего назначения, характерные для архитектуры AT (ISA)-щины:

- пять 16-разрядных счетчиков-таймеров, эквивалентных i82C54;
- четырнадцать независимых программируемых уровне/фронтовых каналов прерывания, совместимых с i82C59A(2);
- семь независимых программируемых 32-разрядных DMA-каналов, совместимых с i82C37A(2);
- рефреш-контроллер;
- NMI-контроллер;
- арбитр активных устройств EISA-шины: ЦП, задатчиков EISA/ISA-шины, DMA-устройств и рефреш-контроллера;
- контроллер переферийной Х-шины;

DMA контроллер в i82357 отвечает всем требованиям EISA-шины: поддерживает 8-, 16- и 32-разрядные передачи в 32-разрядном адресном пространстве; обеспечивает DMA-циклы для ISA-шины, а также блочные циклы типа А, В и С.

Контроллер EISA-шины i82358 является центральной БИС серии i82350 и обеспечивает интерфейс между локальной шиной (шиной МП), системной шиной (EISA-шиной) и шиной кеш-контроллера. Поддерживает все типы циклов EISA/ISA-шин:

стандартные процессорные циклы в/в и памяти;
циклы ISA-шины без состояний ожидания:
циклы с дополнительным (произвольным) числом WS;
блочные циклы EISA-шины;
DMA-циклы ISA-шины;
DMA-циклы EISA-шины (А, В и С).

Контроллер i82358 является связующим звеном между ведущими и ведомыми устройствами разных типов:

вырабатывает ISA-сигналы для EISA-задатчиков;
вырабатывает EISA-сигналы для ISA-задатчиков;
выполняет согласование разности взаимодействующих устройств;
преобразует циклы ЛШ в циклы EISA/ISA-шины.

БИС EBC вырабатывает сигналы управления для буферов адреса и данных, а также сигналы сброса МП, i82385 и системного сброса.

Использование трех бферов EISA-шины i82352 на СП позволяет заменить 19 ИС средней степени интеграции (74F543, 74F544, 74180 и 74ALS245). В режиме 0 i82385 используется как 32-разрядный двунаправленный буфер данных между ЛШ и EISA-шиной; в режиме 1 к функциям режима 0 добавляется контроль правильности передач данных между ЛШ и EISA-шиной - для сигналов Sax и Lax.

Контроллер i82355 является интерфейсом между EISA-шиной , приемо- передающим буфером переферийного устройства и переферийным процессором (например i80186). Автономно (без использования возможностей i82358) согласует разрядность для прямого обмена в режиме максимальной производительности как с 32-, так и с 16-разрядными EISA-платами. Поддерживает одиночные и блочные 16- и 32-разрядные передачи в 4-Гбайтном адресном пространстве. Содержит два независимых двунаправленных 32-разрядных канала передачи типа FIFO на 6 двойных слов (24 байта).

Таблица сигналы EISA: