135

ОГЛАВЛЕНИЕ

Предисловие 8

Введение 10

1. Архитектура и система команд процессора эвм 13

1.1. Классификация архитектур ЭВМ по месту хранения операндов 13

1.1.1 Стековая архитектура 13

1.1.2. Аккумуляторная архитектура 15

1.1.3. Регистровая архитектура 16

1.2. Структурная и функциональная организация вычислительной машины 19

1.2.1. Принцип двоичного кодирования 19

1.2.2. Принцип программного управления 20

1.2.3. Принцип однородности памяти 20

1.2.4. Принцип адресности 20

1.3. Система команд процессора ЭВМ 22

1.3.1. Основные команды современных процессоров 24

1.3.2. Операции сдвигов 27

1.3.3. Операции управления потоком команд 29

1.3.4. Вызов и возврат из подпрограмм 32

1.4. Форматы команд 35

1.4.1. Длина команды 35

1.4.2. Виды форматов команд 36

1.5. Способы адресации 37

1.5.1. Непосредственная адресация (НА) 38

1.5.2. Прямая адресация (ПА) 38

1.5.3. Косвенная адресация (КА) 39

1.5.4. Регистровая адресация (РА) 39

1.5.5. Относительная адресация (ОА) 40

Контрольные вопросы 40

2. Организация операционных и управляющих устройств процессора 42

2.1. Операционные устройства АЛУ процессора 42

2.1.1. Операционные устройства целочисленной арифметики 43

2.1.2. Операционные устройства умножения/деления 45

2.1.3. Операционные устройства операций с плавающей запятой 47

2.1.4. Операционный автомат арифметико-логического устройства 54

2.2. Устройство управления процессора 56

2.2.1. Структурная и функциональная организация устройства управления процессора 56

2.2.2. Командный цикл процессора с прерыванием и без прерывания 59

2.2.3. Операционный автомат процессора 66

2.2.4. Микропрограммный автомат с жесткой логикой. Автоматы Мили и Мура 69

2.2.5. Микропрограммный автомат с программируемой логикой 75

2.2.6. Особенности составления микропрограмм автоматов с естественной адресацией микрокоманд 76

2.3. Встроенная кэш-память 80

Контрольные вопросы 84

3. Проектирование процессора 87

3.1. Исходные данные для проектирования 87

3.2. Определение форматов команд процессора 89

3.3. Проектирование алгоритма командного цикла процессора 98

3.4. Разработка операционного автомата процессора 120

3.5. Проектирование арифметико–логического устройства 133

3.5.1. Разработка алгоритмов арифметических и логических операций 133

3.5.2. Разработка обобщенной схемы алгоритма операций и операционного автомата АЛУ 135

3.5.3. Проектирование функциональной схемы операционного автомата АЛУ 145

3.6. Проектирование устройств управления процессора и АЛУ при двухступенчатой организации процесса управления 150

3.6.1. Проектирование устройств управления с жесткой логикой 150

3.6.2. Проектирование микропрограммных автоматов с программируемой логикой 167

3.7. Разработка функциональной схемы процессора 176

Заключение 177

БИБЛИОГРАФИЧЕСКИЙ СПИСОК 178

Приложение 179

Список принятых сокращений и обозначений

АЛУ – арифметико–логическое устройство;

АМК – адрес микрокоманды;

АСК – архитектура системы команд;

АЧ – поле адресной части;

БМК – базовый матричный кристалл;

БОЗ – блок обработки знаков;

БОМ – блок обработки мантисс;

БОП – блок обработки порядков;

БПВ – безусловный переход с возвратом;

БПК – безусловный переход по косвенному адресу;

БС – блок согласования разрядности шин;

БУР – блок управляющих регистров;

ВМ – вычислительная машина;

ВУ – внешнее устройство;

ДшМК – дешифратор микрокоманд;

ЖЛ – жесткая логика;

ЗУ – запоминающее устройство;

КА – косвенная адресация;

КОП – поле кода операции;

КСх – комбинационная схема;

МВВ – модуль ввода-вывода;

МО – микрооперация;

МК – микрокоманда;

МПА – микропрограммный автомат;

НА – непосредственная адресация;

ОА – относительная адресация;

ОЗУ – оперативное запоминающее устройство;

ОП – основная память;

ОПБ – операционный блок;

ОПУ – операционное устройство;

ОПУУ – операционный узел устройства управления;

ПА – прямая адресация;

ПЗ – формат с плавающей запятой;

ПЗУ – постоянное запоминающее устройство;

ПЛИС – программируемая логическая интегральная схема;

ПМП – память микропрограмм;

ППЛ – программируемая последовательная логика;

ПУ – периферийное устройство;

ПЭВМ – персональная электронно-вычислительная машина;

РА – регистровая адресация;

РАМ – регистр адреса микрокоманды;

Рг – регистр;

РгА – регистр адреса;

РК – регистр команд;

РМК – регистр микрокоманд;

РОН – регистры общего назначения;

СА – способ адресации;

СБИС – сверхбольшая логическая интегральная схема;

СИ – синхроимпульсы;

СК – счетчик команд;

ССП – слово состояния процессора;

СУ – сигналы управления;

СчК – счетчик команд;

ТА – тип адресации;

УП – условие перехода;

УПП – узел прерываний и приоритетов;

УУ –устройство управления;

УУпр –устройство управления процессором;

ФАСМ – формирователь адреса следующей мик­рокоманды;

ФЗ – формат с фиксированной запятой;

ФК – формат команды;

ФСИ – формирователь синхроимпульсов;

ЦП – центральный процессор;

ША – шина адреса;

ШД – шина управления;

ШС – шина состояния;

ШУ – шина управления;

ЭВМ – электронно–вычислительная машина;

AR – "аккумулятор – регистр";

AS – "аккумулятор – ячейка оперативной памяти";

RI – "регистр – непос­редственный операнд";

RR – "регистр – регистр";

RS – "регистр – ячейка оперативной памяти";

SI – "ячейка оперативной памяти – непосредственный операнд";