Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
5 семестр / МКиМПвСУ / МПС / МПС лек / 3 Строение микро-ЭВМ.doc
Скачиваний:
53
Добавлен:
28.03.2015
Размер:
183.81 Кб
Скачать

Строение микро-эвм (архитектура)

Центральное место в структуре любой ЭВМ занимает процессор, т.е. устройство непосредственно осуществляющее обработку цифровой информации в соответствии с заданной программой. Любое устройство переработки информации можно разделить на два блока: операционный и управляющий.

ОБ (операционный блок) – производит прием и временное хранение исходных данных, их преобразование и передачу результата обработки следующим устройствам. Кроме того, ОБ проверяет соответствия результата обработки данных заранее обусловленным признакам (например, отрицательные числа, нули, четность и т.п.) и сообщает результаты проверки управляющему блоку.

УБ – вырабатывает управляющие сигналы, вид которых зависит от кода текущей операции и признаков результата выполнения предыдущей операции.

Для решения разнообразных задач процессор должен иметь алгоритмически полную систему операции. Современный процессор представляет собой устройство, выполняющее десятки и сотни различных команд.

Процесс выполнения команды в ЭВМ растянут во времени и происходит за несколько машинных тактов.

Например: в первый такт производится прием и заполнение одного числа, во втором такте – другого, в третьем такте – нахождение суммы этих чисел и т.д.

Каждая из элементарных операций, выполняемых за один такт, называвшийся микрооперацией. В один и тот же временной интервал (такт) различными элементами ОБ может параллельно выполнятся несколько микроопераций.

Совокупность одновременно выполняемых микроопераций называется микрокомандой. Таким образом, временная последовательность работы процессора определяется программой → командой – микрокомандой (микрооперациями).

Интервал времени, за который выполняется микрокоманда, называется машинным тактом.

Время, необходимое для выполнения команды, называется машинным циклом.

Оба блока ОБ и УБ должны состоять из комбинационных и запоминающих устройств.

ЗУ, входящие в состав процессора, выполнены в виде отдельных быстродействующих регистров и называются местной регистровой памятью. Скорость обращения к этим регистрам значительно больше, чем к основной памяти ЭВМ, и поэтому местную память называют сверхоперативным запоминающим устройством СОЗУ.

Развитие микроэлектроники привело к созданию микропроцессорных средств, которые находят как самостоятельное применение, в качестве МКЭВМ, так и при конструировании новых моделей универсальных машин общего назначения.

Операционный блок (об)

Основа ОБ – АЛУ – предназначена для программируемой обработки информации.

АЛУ имеет две группы входов данных (А, В) и одну группу выходов данных (F) и под действием пяти управляющих сигналов (S) может выполнить 32 логические и арифметические операции над входными числами А и В.

В состав ОБ входит часть СОЗУ, представляемая группой регистров общего назначения (РОН) и буферными регистрами (БР). Эти регистры имеют ту же разрядность, что и АЛУ и соединены в одну систему (ОБ) при помощи общей n-разрядной шины данных.

В РОН хранятся числа, подлежащие обработке, и результаты обработке. В ОБ (рис. 2) отсутствует сигналы признаков результатов (=0, <0, и т.д.), что не позволит УБ организовать условные переходы при выполнении программы. Кроме того, в этом блоке (рис. 2) не используются сигнал арифметического переноса Р из АЛУ, который может понадобиться при выполнении операций со словами удвоенной длины.

В рассмотренном ОБ достаточно трудно организовать операции поразрядного сдвига результата вправо и влево.

Здесь реализована цепь Р→Р0 (перенос) с запоминанием сигнала переноса на триггере Т1. Кроме того, в схеме использовано модифицированное АЛУ, которое помимо выполнения 32 операций проводит анализ результата на соответствие условленным логическим признаком (П). Результаты анализа поступают для хранения в регистр признаков (РП). Разрядность РП определяется числом логических условий, которое в различных процессорах может меняться от 3 до n.

Включение регистра признаков РП и отличает подлинную ЭВМ от простого калькулятора.

В этом случае процессор сам принимает решение о том или ином продолжении вычислительного процесса в зависимости от полученного на предыдущем этапе результата, чего калькулятор делать не может.

Значительно расширяет возможности ОБ использование универсального регистра производящего параллельную запись n-разрядного слова и сдвиг его вправо или влево. Этот РАк – аккумулятор, к которому подключен регистр Т2. Т2 запоминает значение старшего и младшего разряда, “вытесняемое” из РАк при выполнении предыдущей операции “сдвиг влево” или “сдвиг вправо”. Разрядность РАк соответствует разрядности процессора, но лучше использовать РАк двойной длины (при умножении двух n-разрядных чисел получается 2 n-разрядный результат).

Если в схему (рис. 3.) добавить два новых блока – мультиплексор МХ и шинный формирователь ШФ, то получим ЭВМ, ОБ которой позволяет выполнять любую логическую или арифметическую обработку данных, поступающих на общую шину.

Мультиплексор – это узел, осуществляющий преобразование параллельных цифровых кодов в последовательные. Его применяют для последовательного или адресного спроса заданного числа источников информационных сигналов и передачи этих сигналов на один выход.

На рисунке представлена более полная схема ОБ.

В этой системе имеются три устройства (ШФ, РОН, РАк), которые могут выставлять данные на общую внутреннюю шину. Все они имеют специальные выходные каскады (с общим коллектором), позволяющие устройствам отключаться от общей шины при подаче соответствующих сигналов. Если управляющие сигналы У1, У12 и У14 равны нулю, то РОН, ШФ и РАк отключены от внутренней шины. При равенстве одного из этих сигналов единице происходит “чтение” (ЧТ) данных из соответствующего устройства на общую шину. по сигналу У13 (внутренняя/внешняя) меняется направление передачи данных шинного формирователя.

При обращении блока управления к РОН выборка регистра с заданным адресом производится по коду адреса УА нужного регистра. Разрядность адресных сигналов УА определяется числом РОН.

Управляющие сигналы У5 и У9 определяют тип операции АЛУ. Сигнал У10 и У11 управляют мультиплексором МХ, подключающим к входу переноса АЛУ различные сигналы. При У10=1 на вход Т1 подается сигнал переноса Р. При У10=0 на вход Т1 подается сигнал У11, который может принимать значения 0 или 1 в зависимости необходимого режима работы АЛУ.

У1,У12,У14 – “чтение” – ЧТ (выставление данных из соответствующих устройств на шину общую),

У2,У3,У4,У18 – запись информации в соответствующий регистр,

У5…У9 – выбор операции АЛЛУ,

У10,У11 – управление мультиплексором сигнала переноса Р0,

У13 – направление передачи данных через ШФ,

У15…У17 – режим работы регистра аккумулятора,

У19 – очистка регистра признаков,

УА– адресное управление выборной РОН.

Регистры РОН, РБ1, РБ2, и РП производят параллельную запись многоразрядных слов с информационных входов D по приходу управляющих сигналов на вход С. Такими сигналами являются У2, У3, У4 и У18. По сигналу У19 проходит очистка, т.е. заполнение нулями, всех разрядов регистра признаков.

Регистр аккумулятор может работать в одном из пяти режимов (таб. 5.1), выбор которых осуществляется сигналами У15…У17.

Таблица 5.1.

Управляющий

сигнал

Режим работы

У15

У16

У17

1

Х

Х

Запись информации с входов D. Значение У16 и У17 в этом режиме безразличны.

0

0

0

В освобождающуюся ячейку записывается информация, вытесняемая из регистра в этом же татке (Т2 не используется) при правом сдвиге

0

0

1

В освобождающуюся ячейку записывается информация, вытесняемая из регистра в этом же татке (Т2 не используется) при левом сдвиге

0

1

0

В освобождающуюся ячейку записывается информация, из триггера Т2, т.е. вытесненная из регистра в предыдущем татке правом сдвиге

0

1

1

В освобождающуюся ячейку записывается информация, из триггера Т2, т.е. вытесненная из регистра в предыдущем татке левом сдвиге

Рассмотренный операционный блок позволяет выполнять любую логическую или арифметическую обработку данных, поступающих на общую шину. Выполняемые операции будут определяться последовательностью управляющих сигналов, формируемых в управляющем блоке.