Скачиваний:
0
Добавлен:
13.05.2026
Размер:
2.75 Mб
Скачать

ADS6125, ADS6124

ADS6123, ADS6122

www.ti.com

SLAS560A–OCTOBER 2007–REVISED MARCH 2008

TYPICAL CHARACTERISTICS - ADS6125 (FS= 125 MSPS)

All plots are at 25°C, AVDD = DRVDD = 3.3 V, maximum rated sampling frequency, sine wave input clock, 1.5 VPP differential clock amplitude, 50% clock duty cycle, –1 dBFS differential analog input, internal reference mode, 0 dB gain, CMOS output interface (unless otherwise noted)

Amplitude − dB

0

−20

−40

−60

−80

−100

−120

−140

−160

FFT for 20 MHz INPUT SIGNAL

SFDR = 92 dBc

SINAD = 71.3 dBFS

SNR = 71.5 dBFS

THD = 87.9 dBc

0

10

20

30

40

50

60

f − Frequency − MHz

G001

Figure 9.

Amplitude − dB

0

−20

−40

−60

−80

−100

−120

−140

−160

FFT for 70 MHz INPUT SIGNAL

SFDR = 84.2 dBc

SINAD = 70.6 dBFS

SNR = 71 dBFS

THD = 82.7 dBc

0

10

20

30

40

50

60

f − Frequency − MHz

G002

Figure 10.

Amplitude − dB

0

−20

−40

−60

−80

−100

−120

−140

−160

FFT for 230 MHz INPUT SIGNAL

INTERMODULATION DISTORTION (IMD) vs FREQUENCY

 

 

 

 

SFDR = 74.1 dBc

 

0

fIN1 = 190.1 MHz, ±7 dBFS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SINAD = 66.5 dBFS

 

−20

fIN2 = 185.3 MHz, ±7 dBFS

 

 

 

 

 

 

 

 

SNR = 68.6 dBFS

 

 

2-Tone IMD = ±83.6 dBFS

 

 

 

 

 

 

 

 

THD = 71.4 dBc

 

−40

SFDR = ±81.3 dBFS

 

 

 

 

 

 

 

 

 

 

− dB

−60

 

 

 

 

 

 

 

 

 

 

 

 

Amplitude

−80

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

−100

 

 

 

 

 

 

 

 

 

 

 

 

 

−120

 

 

 

 

 

 

 

 

 

 

 

 

 

−140

 

 

 

 

 

 

 

 

 

 

 

 

 

−160

 

 

 

 

 

 

0

10

20

30

40

50

60

0

10

20

30

40

50

60

 

 

f − Frequency − MHz

 

G003

 

 

f − Frequency − MHz

 

G004

 

 

 

 

 

 

 

 

 

 

 

 

Figure 11.

Figure 12.

SFDR vs INPUT FREQUENCY

SNR vs INPUT FREQUENCY

 

92

 

 

 

 

 

 

 

 

 

 

76

 

88

 

 

 

 

 

 

 

 

 

 

74

 

84

 

 

 

 

 

 

 

 

 

 

72

− dBc

80

 

 

 

 

Gain = 3.5 dB

 

 

dBFS

70

 

 

 

 

 

 

 

 

SFDR

 

 

 

 

 

 

 

SNR −

 

76

 

 

 

 

 

 

 

 

 

68

 

 

 

 

 

 

 

 

 

 

 

 

72

 

 

Gain = 0 dB

 

 

 

 

 

66

 

68

 

 

 

 

 

 

 

 

 

 

64

 

64

 

 

 

 

 

 

 

 

 

 

62

 

0

50

100

150

200

250

300

350

400

450

500

 

 

 

 

 

fIN − Input Frequency − MHz

 

 

G005

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Gain = 0 dB

 

 

 

 

 

Gain = 3.5 dB

 

 

 

 

 

 

0

50

100

150

200

250

300

350

400

450

500

 

 

 

fIN − Input Frequency − MHz

 

 

G006

 

 

 

 

 

 

 

 

 

 

Figure 13.

Figure 14.

Copyright © 2007–2008, Texas Instruments Incorporated

Submit Documentation Feedback

25

Product Folder Link(s): ADS6125, ADS6124 ADS6123, ADS6122

ADS6125, ADS6124

ADS6123, ADS6122

www.ti.com

SLAS560A–OCTOBER 2007–REVISED MARCH 2008

TYPICAL CHARACTERISTICS - ADS6125 (FS= 125 MSPS) (continued)

All plots are at 25°C, AVDD = DRVDD = 3.3 V, maximum rated sampling frequency, sine wave input clock, 1.5 VPP differential clock amplitude, 50% clock duty cycle, –1 dBFS differential analog input, internal reference mode, 0 dB gain, CMOS output interface (unless otherwise noted)

SFDR vs INPUT FREQUENCY (LVDS interface)

SNR vs INPUT FREQUENCY (LVDS interface)

 

92

 

 

 

 

 

 

 

 

 

 

76

 

88

 

 

 

 

 

 

 

 

 

 

74

 

84

 

 

 

 

Gain = 3.5 dB

 

 

 

72

− dBc

 

 

 

 

 

 

 

dBFS

 

80

 

 

 

 

 

 

 

 

 

70

 

 

 

 

 

 

 

 

 

 

 

SFDR

76

 

 

 

 

 

 

 

 

 

SNR −

68

 

 

 

Gain = 0 dB

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

72

 

 

 

 

 

 

 

 

 

 

66

 

68

 

 

 

 

 

 

 

 

 

 

64

 

64

 

 

 

 

 

 

 

 

 

 

62

 

0

50

100

150

200

250

300

350

400

450

500

 

 

 

 

 

fIN − Input Frequency − MHz

 

 

G007

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Gain = 0 dB

 

 

 

 

 

 

 

Gain = 3.5 dB

 

 

 

 

 

0

50

100

150

200

250

300

350

400

450

500

 

 

 

fIN − Input Frequency − MHz

 

 

G008

 

 

 

 

 

 

 

 

 

 

Figure 15.

Figure 16.

SFDR vs INPUT FREQUENCY ACROSS GAINS

SINAD vs INPUT FREQUENCY ACROSS GAINS

 

95

 

 

 

 

 

76

 

 

 

Input adjusted to get −1dBFS input

 

74

 

90

 

 

 

 

 

 

 

 

 

 

 

 

 

85

 

3 dB

 

 

 

72

 

 

5 dB

 

dBFS

 

dBc

 

 

 

 

70

80

 

 

 

6 dB

 

 

 

 

 

 

 

 

 

68

SFDR

 

 

 

 

4 dB

SINAD

75

 

 

 

 

0 dB

 

 

 

66

 

 

 

 

 

 

 

 

 

 

 

70

 

1 dB

 

 

 

64

 

 

 

 

 

 

 

65

 

 

2 dB

 

 

62

 

 

 

 

 

 

 

 

60

 

 

 

 

 

60

 

0

100

200

300

400

500

 

 

 

 

fIN − Input Frequency − MHz

G009

 

 

 

 

 

 

 

 

 

 

Input adjusted to get −1dBFS input

 

 

0 dB

 

 

 

 

 

1 dB

 

 

 

 

 

 

2 dB

 

 

 

 

3 dB

 

 

 

 

 

4 dB

 

6 dB

 

 

 

5 dB

 

 

 

 

 

 

0

100

200

300

400

500

 

fIN

− Input Frequency − MHz

 

G010

Figure 17.

Figure 18.

SFDR − dBc

PERFORMANCE vs AVDD

PERFORMANCE vs DRVDD

88

 

 

 

 

 

78

 

 

96

 

 

 

 

 

 

 

 

 

73

 

86

fIN = 70.1 MHz

 

 

 

 

77

 

 

 

 

fIN = 10.1 MHz

 

 

 

 

 

 

 

 

DRVDD = 3.3 V

 

 

SFDR

 

 

 

94

 

AVDD = 3.3 V

 

 

 

 

 

 

72

 

84

 

 

 

 

76

 

 

 

 

 

 

 

SNR

 

 

 

 

 

 

 

 

 

dBFS

dBc−

 

 

 

 

 

 

 

 

 

 

dBFS

82

 

 

 

 

 

75

92

 

 

 

 

 

 

 

 

 

71

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

80

 

 

 

 

 

74

SNR−

SFDR

 

 

 

 

 

 

 

 

 

 

 

SNR−

78

 

 

 

 

 

73

90

 

 

 

 

 

 

 

 

 

70

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SFDR

 

 

 

 

 

 

76

 

 

SNR

 

 

72

 

 

88

 

 

 

 

 

 

 

 

 

69

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

74

 

 

 

 

 

71

 

 

 

 

 

 

 

 

 

 

 

 

 

 

72

 

 

 

 

 

70

 

 

86

 

 

 

 

 

 

 

 

 

68

 

3.0

3.1

3.2

3.3

3.4

3.5

3.6

 

 

 

1.8

2.0

2.2

2.4

2.6

2.8

3.0

3.2

3.4

3.6

 

 

AV

− Supply V oltage − V

 

 

 

 

 

 

 

DRVDD − Supply V oltage − V

 

 

 

G012

 

 

DD

 

 

 

 

G011

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Figure 19.

Figure 20.

26

Submit Documentation Feedback

Copyright © 2007–2008, Texas Instruments Incorporated

Product Folder Link(s): ADS6125, ADS6124 ADS6123, ADS6122

ADS6125, ADS6124

ADS6123, ADS6122

www.ti.com

SLAS560A–OCTOBER 2007–REVISED MARCH 2008

TYPICAL CHARACTERISTICS - ADS6125 (FS= 125 MSPS) (continued)

All plots are at 25°C, AVDD = DRVDD = 3.3 V, maximum rated sampling frequency, sine wave input clock, 1.5 VPP differential clock amplitude, 50% clock duty cycle, –1 dBFS differential analog input, internal reference mode, 0 dB gain, CMOS output interface (unless otherwise noted)

PERFORMANCE vs TEMPERATURE

PERFORMANCE vs INPUT AMPLITUDE

 

94

 

 

 

 

 

74

 

 

110

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

100

SFDR (dBFS)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

92

 

 

 

SFDR

 

73

 

 

90

 

 

 

 

 

 

dBc−SFDR

 

 

 

 

 

 

 

dBFS−SNR

dBFSdBc,−SFDR

 

 

 

 

 

 

90

 

 

 

 

 

72

80

 

SNR (dBFS)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SNR

 

 

 

 

 

70

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

88

 

 

 

 

 

71

 

 

60

SFDR (dBc)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

86

 

 

 

 

 

70

 

 

50

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

fIN = 10.1 MHz

 

 

 

 

 

 

40

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

fIN = 10.1 MHz

 

84

 

 

 

 

 

69

 

 

30

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

−40

−20

0

20

40

60

80

 

 

−60

−50

−40

−30

−20

−10

0

 

 

 

 

T − T emperature − °C

 

 

G013

 

 

 

Input Amplitude − dBFS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Figure 21.

Figure 22.

90

 

85

 

80

 

75

− dBFS

70

65

SNR

60

 

55

 

50

G014

PERFORMANCE vs CLOCK AMPLITUDE

PERFORMANCE vs INPUT CLOCK DUTY CYCLE

 

92

 

 

 

 

72.0

 

 

92

 

90

fIN = 20.1 MHz

SNR

 

71.5

 

 

91

 

 

 

 

 

 

 

 

 

 

88

 

 

 

 

71.0

 

 

90

− dBc

86

 

 

 

 

70.5

dBFS

− dBc

89

84

 

SFDR

 

 

70.0

88

 

 

 

 

SFDR

 

 

 

 

SNR −

SFDR

82

 

 

 

 

69.5

87

 

80

 

 

 

 

69.0

 

 

86

 

78

 

 

 

 

68.5

 

 

85

 

76

 

 

 

 

68.0

 

 

84

 

0.5

1.0

1.5

2.0

2.5

3.0

 

 

 

 

 

 

Input Clock Amplitude − V PP

 

 

G015

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

72.0

 

 

 

 

 

SFDR

 

 

 

71.5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

71.0

 

 

 

 

 

 

 

 

 

70.5

− dBFS

 

 

 

 

SNR

 

 

 

70.0

 

 

 

 

 

 

 

 

SNR

 

 

 

 

 

 

 

 

69.5

 

 

 

 

 

 

 

 

69.0

 

 

fIN = 10.1 MHz

 

 

 

 

68.5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

68.0

 

30

35

40

45

50

55

60

65

70

 

 

 

 

Input Clock Duty Cycle − %

 

 

 

G016

 

 

 

 

 

 

 

 

 

Figure 23.

Figure 24.

Occurence − %

OUTPUT NOISE HISTOGRAM

PERFORMANCE IN EXTERNAL REFERENCE MODE

(INPUTS TIED TO COMMON-MODE)

60

 

93

fIN = 20.1 MHz

 

 

 

 

 

76

 

RMS (LSB) = 0.497

 

 

 

 

 

 

 

 

 

50

 

 

External Reference Mode

 

 

 

 

 

 

91

 

 

 

 

 

 

 

74

 

 

 

 

 

 

 

 

 

 

 

40

dBc−

 

 

SNR

 

 

 

 

 

 

dBFS

 

89

 

 

 

 

 

 

72

 

 

 

 

 

 

 

 

 

 

30

SFDR

 

 

 

 

 

 

 

 

 

SNR−

 

87

 

 

 

 

 

 

 

70

 

 

 

 

 

 

 

 

 

 

20

 

 

 

 

SFDR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

10

 

85

 

 

 

 

 

 

 

68

 

 

 

 

 

 

 

 

 

 

 

 

0

 

83

 

 

 

 

 

 

 

66

 

2048 2049 2050 2051 2052 2053 2054 2055 2056 2057

 

1.30

1.35

1.40

1.45

1.50

1.55

1.60

1.65

1.70

 

 

 

 

Output Code

G017

 

 

VVCM − VCM V oltage − V

 

 

 

G018

Figure 25.

Figure 26.

Copyright © 2007–2008, Texas Instruments Incorporated

Submit Documentation Feedback

27

Product Folder Link(s): ADS6125, ADS6124 ADS6123, ADS6122

ADS6125, ADS6124

ADS6123, ADS6122

www.ti.com

SLAS560A–OCTOBER 2007–REVISED MARCH 2008

TYPICAL CHARACTERISTICS - ADS6124 (FS= 105 MSPS)

All plots are at 25°C, AVDD = DRVDD = 3.3 V, maximum rated sampling frequency, sine wave input clock, 1.5 VPP differential clock amplitude, 50% clock duty cycle, –1 dBFS differential analog input, internal reference mode, 0 dB gain, CMOS output interface (unless otherwise noted)

Amplitude − dB

0

−20

−40

−60

−80

−100

−120

−140

−160

FFT for 20 MHz INPUT SIGNAL

SFDR = 88.2 dBc

SINAD = 71.3 dBFS

SNR = 71.5 dBFS

THD = 87.1 dBc

0

10

20

30

40

50

f − Frequency − MHz

G019

Figure 27.

Amplitude − dB

0

−20

−40

−60

−80

−100

−120

−140

−160

0

FFT for 80 MHz INPUT SIGNAL

SFDR = 84.8 dBc

SINAD = 70.8 dBFS

SNR = 71.1 dBFS

THD = 82.9 dBc

10

20

30

40

50

f − Frequency − MHz

G020

Figure 28.

Amplitude − dB

0

−20

−40

−60

−80

−100

−120

−140

−160

FFT for 230 MHz INPUT SIGNAL

INTERMODULATION DISTORTION (IMD) vs FREQUENCY

 

 

 

 

SFDR = 74.9 dBc

 

0

 

 

fIN1 = 190.1 MHz, ±7 dBFS

 

 

 

 

 

 

 

 

 

 

 

 

SINAD = 65.8 dBFS

 

−20

 

 

fIN2 = 185.3 MHz, ±7 dBFS

 

 

 

 

SNR = 67.1 dBFS

 

 

 

 

2-Tone IMD = ±82.4 dBFS

 

 

 

 

 

THD = 73.3 dBc

 

−40

 

 

SFDR = ±87.8 dBFS

 

 

 

 

 

 

− dB

−60

 

 

 

 

 

 

 

 

 

 

Amplitude

−80

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

−100

 

 

 

 

 

 

 

 

 

 

 

−120

 

 

 

 

 

 

 

 

 

 

 

−140

 

 

 

 

 

 

 

 

 

 

 

−160

 

 

 

 

 

0

10

20

30

40

50

0

10

20

30

40

50

 

 

f − Frequency − MHz

G021

 

 

f − Frequency − MHz

 

G022

 

 

 

 

 

 

 

 

 

 

Figure 29.

Figure 30.

SFDR vs INPUT FREQUENCY

SNR vs INPUT FREQUENCY

 

96

 

 

 

 

 

 

 

 

 

 

76

 

92

 

 

 

 

 

 

 

 

 

 

74

 

 

 

 

 

 

 

 

 

 

 

 

 

88

 

 

 

 

 

 

 

 

 

 

72

 

84

 

 

 

 

Gain = 3.5 dB

 

 

 

− dBc

 

 

 

 

 

 

dBFS

 

80

 

 

 

 

 

 

 

 

 

70

SFDR

76

 

 

 

Gain = 0 dB

 

 

 

 

SNR −

68

 

 

 

 

 

 

 

 

 

72

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

66

 

68

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

64

 

 

 

 

 

 

 

 

 

 

64

 

 

 

 

 

 

 

 

 

 

 

 

 

60

 

 

 

 

 

 

 

 

 

 

62

 

0

50

100

150

200

250

300

350

400

450

500

 

 

 

 

 

fIN − Input Frequency − MHz

 

 

G023

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Gain = 0 dB

 

 

 

 

 

 

Gain = 3.5 dB

 

 

 

 

 

0

50

100

150

200

250

300

350

400

450

500

 

 

 

fIN − Input Frequency − MHz

 

 

G024

 

 

 

 

 

 

 

 

 

 

Figure 31.

Figure 32.

28

Submit Documentation Feedback

Copyright © 2007–2008, Texas Instruments Incorporated

Product Folder Link(s): ADS6125, ADS6124 ADS6123, ADS6122

ADS6125, ADS6124

ADS6123, ADS6122

www.ti.com

SLAS560A–OCTOBER 2007–REVISED MARCH 2008

TYPICAL CHARACTERISTICS - ADS6124 (FS= 105 MSPS) (continued)

All plots are at 25°C, AVDD = DRVDD = 3.3 V, maximum rated sampling frequency, sine wave input clock, 1.5 VPP differential clock amplitude, 50% clock duty cycle, –1 dBFS differential analog input, internal reference mode, 0 dB gain, CMOS output interface (unless otherwise noted)

SFDR vs INPUT FREQUENCY (LVDS interface)

SNR vs INPUT FREQUENCY (LVDS interface)

 

96

 

 

 

 

 

 

 

 

 

 

76

 

92

 

 

 

 

 

 

 

 

 

 

74

 

 

 

 

 

 

 

 

 

 

 

 

 

88

 

 

 

 

 

 

 

 

 

 

72

 

84

 

 

 

 

 

 

 

 

 

 

− dBc

 

 

 

 

Gain = 3.5 dB

 

 

dBFS

 

 

 

 

 

 

 

 

70

80

 

 

 

 

 

 

 

 

 

SFDR

76

 

 

Gain = 0 dB

 

 

 

 

SNR −

68

72

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

66

 

68

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

64

 

 

 

 

 

 

 

 

 

 

64

 

 

 

 

 

 

 

 

 

 

 

 

 

60

 

 

 

 

 

 

 

 

 

 

62

 

0

50

100

150

200

250

300

350

400

450

500

 

 

 

 

 

fIN − Input Frequency − MHz

 

 

G025

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Gain = 0 dB

 

 

 

 

Gain = 3.5 dB

 

 

 

 

 

 

 

0

50

100

150

200

250

300

350

400

450

500

 

 

 

fIN − Input Frequency − MHz

 

 

G026

 

 

 

 

 

 

 

 

 

 

Figure 33.

Figure 34.

SFDR vs INPUT FREQUENCY ACROSS GAINS

SINAD vs INPUT FREQUENCY ACROSS GAINS

 

95

 

 

 

 

 

 

76

 

 

 

Input adjusted to get −1dBFS input

 

74

 

90

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

85

 

 

6 dB

5 dB

 

 

72

 

 

 

 

 

 

dBFS

 

dBc

80

 

 

 

 

 

70

 

 

 

 

 

 

 

 

 

 

 

 

68

SFDR

 

0 dB

 

 

 

 

SINAD

75

1 dB

 

 

4 dB

 

 

 

 

66

 

 

 

 

 

 

 

 

 

 

 

 

 

 

70

 

 

2 dB

 

 

 

64

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

65

 

 

 

 

 

 

62

 

 

 

 

 

3 dB

 

 

 

 

 

 

 

 

 

 

 

60

 

 

 

 

 

 

60

 

0

100

200

300

400

 

500

 

 

 

 

fIN − Input Frequency − MHz

 

G027

 

 

 

 

 

 

 

 

 

 

 

Input adjusted to get −1dBFS input

 

 

0 dB

1 dB

 

 

 

 

 

 

 

 

 

 

2 dB

 

 

 

 

3 dB

4 dB

 

 

 

 

 

5 dB

6 dB

 

 

 

 

 

 

 

0

100

200

300

400

500

 

 

fIN − Input Frequency − MHz

 

G028

 

 

 

 

 

Figure 35.

Figure 36.

PERFORMANCE vs AVDD

PERFORMANCE vs DRVDD

 

92

 

 

 

 

 

78

 

 

98

 

 

 

 

 

 

 

 

 

77

 

 

90

fIN = 70.1 MHz

 

 

 

 

77

 

 

96

 

fIN = 10.1 MHz

 

 

 

 

 

 

76

 

 

DRVDD = 3.3 V

 

 

 

 

 

 

 

AVDD = 3.3 V

 

 

 

 

 

 

 

 

88

 

 

 

 

 

76

 

 

94

 

 

 

 

 

 

 

 

 

75

 

 

 

 

 

 

 

 

 

 

 

 

SFDR

 

 

 

 

 

 

 

 

− dBc

86

 

 

 

 

 

75

dBFS

− dBc

 

 

 

 

 

 

 

 

 

 

dBFS

 

 

SFDR

 

 

92

 

 

 

 

 

 

 

 

 

74

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

84

 

 

 

 

 

74

 

 

 

 

 

 

 

 

 

 

 

SFDR

 

 

 

 

 

SNR −

SFDR

 

 

 

 

 

 

 

 

 

 

 

SNR −

82

 

 

 

 

 

73

90

 

 

 

 

 

 

 

 

 

73

 

 

 

 

 

 

 

 

 

 

 

SNR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

88

 

 

 

 

 

 

 

 

72

 

 

80

 

 

SNR

 

 

72

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

78

 

 

 

 

 

71

 

 

86

 

 

 

 

 

 

 

 

 

71

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

76

 

 

 

 

 

70

 

 

84

 

 

 

 

 

 

 

 

 

70

 

 

3.0

3.1

3.2

3.3

3.4

3.5

3.6

 

 

 

1.8

2.0

2.2

2.4

2.6

2.8

3.0

3.2

3.4

3.6

 

 

 

AVDD − Supply V oltage − V

 

 

G029

 

 

 

 

DRVDD − Supply V oltage − V

 

 

 

G030

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Figure 37.

 

 

 

 

 

 

 

 

 

 

Figure 38.

 

 

 

 

Copyright © 2007–2008, Texas Instruments Incorporated

Submit Documentation Feedback

29

Product Folder Link(s): ADS6125, ADS6124 ADS6123, ADS6122

ADS6125, ADS6124

ADS6123, ADS6122

www.ti.com

SLAS560A–OCTOBER 2007–REVISED MARCH 2008

TYPICAL CHARACTERISTICS - ADS6124 (FS= 105 MSPS) (continued)

All plots are at 25°C, AVDD = DRVDD = 3.3 V, maximum rated sampling frequency, sine wave input clock, 1.5 VPP differential clock amplitude, 50% clock duty cycle, –1 dBFS differential analog input, internal reference mode, 0 dB gain, CMOS output interface (unless otherwise noted)

PERFORMANCE vs TEMPERATURE

PERFORMANCE vs INPUT AMPLITUDE

 

96

 

 

 

 

 

 

 

 

 

SFDR

 

 

 

 

94

 

 

 

 

 

 

− dBc

92

 

 

 

 

 

 

 

 

 

 

 

 

 

SFDR

90

 

SNR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

88

 

 

 

 

 

 

 

 

fIN = 10.1 MHz

 

 

 

 

 

86

 

 

 

 

 

 

 

−40

−20

0

20

40

60

80

 

 

 

 

T − T emperature − °C

 

 

75

 

 

110

 

 

 

 

 

90

 

 

 

 

100

 

SFDR (dBFS)

 

 

85

 

74

 

 

90

 

 

 

 

 

80

 

 

 

dBc, dBFS

 

 

 

 

 

 

73

− dBFS

80

 

SNR (dBFS)

 

 

75

− dBFS

 

 

 

 

 

 

 

 

70

 

 

 

 

 

70

 

 

 

 

 

 

 

 

72

SNR

SFDR −

60

 

 

 

 

 

65

SNR

 

SFDR (dBc)

 

 

 

 

 

 

 

 

 

 

 

 

50

 

 

 

 

 

60

71

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

40

 

 

 

 

 

55

 

 

 

 

 

 

 

 

 

fIN = 20.1 MHz

 

70

 

 

30

 

 

 

 

 

50

 

 

 

 

−60

−50

−40

−30

−20

−10

0

 

 

G031

 

 

 

Input Amplitude − dBFS

 

 

G032

 

 

 

 

 

 

 

 

 

Figure 39.

Figure 40.

PERFORMANCE vs CLOCK AMPLITUDE

PERFORMANCE vs INPUT CLOCK DUTY CYCLE

 

92

 

SNR

 

 

72.0

 

 

96

 

 

 

 

 

 

 

 

 

 

90

 

 

 

 

71.5

 

 

94

 

88

 

 

 

 

71.0

 

 

92

− dBc

86

 

SFDR

 

 

70.5

dBFS

− dBc

90

 

 

 

 

84

 

 

 

 

70.0

88

SFDR

 

 

 

 

SNR −

SFDR

82

 

 

 

 

69.5

86

 

80

 

 

 

 

69.0

 

 

84

 

78

fIN = 20.1 MHz

 

 

68.5

 

 

82

 

76

 

 

68.0

 

 

80

 

 

 

 

 

 

 

 

0.5

1.0

1.5

2.0

2.5

3.0

 

 

 

 

 

 

Input Clock Amplitude − V PP

 

 

G033

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

72.0

 

 

fIN = 10.1 MHz

SFDR

 

 

 

71.5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

71.0

 

 

 

 

 

 

SNR

 

 

70.5

− dBFS

 

 

 

 

 

 

 

 

70.0

 

 

 

 

 

 

 

 

69.5

SNR

 

 

 

 

 

 

 

 

69.0

 

 

 

 

 

 

 

 

 

68.5

 

 

 

 

 

 

 

 

 

68.0

 

30

35

40

45

50

55

60

65

70

 

 

 

 

Input Clock Duty Cycle − %

 

 

 

G034

 

 

 

 

 

 

 

 

 

Figure 41.

Figure 42.

PERFORMANCE IN EXTERNAL REFERENCE MODE

 

96

fIN = 20.1 MHz

 

 

 

 

76

 

 

 

 

 

 

 

 

 

 

 

External Reference Mode

 

 

 

 

 

 

94

 

 

 

 

 

 

 

74

 

− dBc

92

 

 

SNR

 

 

 

 

72

dBFS

 

 

 

 

 

 

 

 

 

SFDR

90

 

 

 

 

 

 

 

70

SNR −

 

 

 

 

 

 

 

 

 

 

 

 

 

SFDR

 

 

 

 

 

 

 

88

 

 

 

 

 

 

 

68

 

 

86

 

 

 

 

 

 

 

66

 

 

1.30

1.35

1.40

1.45

1.50

1.55

1.60

1.65

1.70

 

 

 

 

 

VVCM − VCM V oltage − V

 

 

 

G036

 

 

 

 

 

 

 

 

 

 

Figure 43.

30

Submit Documentation Feedback

Copyright © 2007–2008, Texas Instruments Incorporated

Product Folder Link(s): ADS6125, ADS6124 ADS6123, ADS6122

Соседние файлы в папке элементы