Если учесть, что для быстродействующих последовательных сумматоров период следования разрядов Т выбирается примерно равным тсум, то можно сказать, что время суммирования в па раллельном сумматоре соизмеримо с временем суммирования в последовательном сумматоре,
Во н Э О ч О C y m r t Q t
Рис. 14.2.
Для увеличения быстродействия параллельных сумматоров необходимо уменьшить t3адтахЭтого можно добиться использо ванием цепи сквозной передачи единицы переноса, по которой единица переноса передается практически без задержки до нужного одноразрядного сумматора. В этом случае
^зад шах ^сум г '-nepi
.где тпер — время задержки цепи переноса.
ЕСЛИ В П ер в о м П р и б л и ж е н и и |
ЛрИНЯТЬ 'пер ~ |
'Ч у т то |
^зад шах = |
2 тСуЫ, |
|
а время суммирования будет равно: |
|
^суи ~ ^зад шах ~Ь ^сум ~ ЗтСуМ. |
(14.5) |
Однако -схема сквозной передачи единицы переноса при большом числе разрядов становится очень сложной и поэтому используется сравнительно редко.
Накапливающие сумматоры
Накапливающие сумматоры собираются на статических триггерах. Слагаемые в накапливающем сумматоре подаются последовательно одно за другим, а каждое слагаемое всеми разрядами одновременно. Таким образом, накапливающие сум маторы относятся к параллельным сумматорам. На практикенаиболее широко используются сумматоры с последовательным и сквозным переносами.
Схема сумматора с последовательной передачей единицы переноса приведена на рис. 14.3. Количество. триггеров в сум маторе . определяется количеством разрядов слагаемых плюс один—два знаковых разряда. Если слагаемые представляются в обратном модифицированном коде, то единица переноса с выхода знакового разряда Т3и2 по цепи обратной связи пода
ется на вход триггера младшего разряда. Эта цепь показана на рис. 14.3 пунктирам. Элементы задержки, включенные в цепи переносов, задерживают импульс единицы переноса на время ^зад, равное времени переходных процессов в триггерах ттр.
Рассмотрим суммирование обратных кодов слагаемых. Перед началом суммирования подается импульс «Установка нуля», который устанавливает триггеры сумматора в нулевое положение. После этого подается обратный код первого
слагаемого -Х“бР (яу, х2, . . . , хп, ЗнХ). При этом триггеры циф ровых разрядов фиксируют значение,' а триггеры - знаковых — знак первого слагаемого. Знак .слагаемого подается одновремен но на оба знаковых триггера, поэтому они устанавливаются в одинаковое состояние.
Через один такт Т подается второе слагаемое Уобр(У1 >у2, . . . , уп, ЗнК). Если f-й разряд второго слагаемого yt равен нулю, то состояние триггера i-ro разряда не изменится, т. е. он сохра нит значение яг. Если xL равен нулю, a yt равен единице, то триггер i-ro разряда установится в единичное состояние, т. е,
зафикоирует значение y-L. И, |
наконец, если x t и yt равны еди |
нице, то триггер i-ro разряда |
установится в нулевое положение, |
|
|
|
|
|
а е его единичного выхода |
снимется импульс единицы пере |
коса, который поступит на |
вход соответствующего элемента |
задержки. Спустя |
время |
тзад = ттр, |
импульс переноса поступит |
на вход триггера |
(i+ l)-ro |
разряда. |
Если триггер этого разряда |
находился в единичном состоянии, то он импульсом переноса установится в нулевое состояние и с его выхода снова снимется импульс переноса, который поступит'на вход триггера (£ + 2)-го
разряда и т. д. Максим алм ое |
время |
задержки единицы пере |
носа равно: |
|
|
^аад шах == |
“Ь 1) |
"зад. |
Рис. 'ИФ.З.
После выполнения всех .переносов триггеры сумматора уста новятся в состояния, отвечающие обратному коду суммы.
Если полученная сумма меньше единицы, т. е. отсутствует переполнение разрядной сетки, то оба триггера знаковых раз рядов устанавливаются в одинаковые (нулевые или единичные) состояния. В случае переполнения сетки, знаковые триггеры устанавливаются в различные состояния. Выходы знаковых триггеров подаются на схему выделения признака переполнения. В случае переполнения разрядной сетки эта схема выдает сиг нал остановки вычислений.
Время суммирования, отсчитываемое от момента подачи первого слагаемого до момента окончательного установления всех триггеров, для синхронного сумматора с последовательны ми переносами определяется выражением
^сум = Т + 4ад шах + |
(Я + 2) ттр = Т + |
(ll + 1) тзрд -)- (П' + |
2) Ттр, |
где |
Т — период следования слагаемых; |
|
|
|
тзад— время задержки единицы |
переноса в элементах за- |
|
. держки; |
|
|
процессов в |
тригге |
|
ттр— время протекания переходных |
|
рах. |
|
Т |
тзад^ т тр) получим |
Принимая в первом приближении |
|
^су.м |
(2п + 3) тТр = (2д -)- 3) Т. |
(14.6) |
Большим недостатком сумматора с последовательны,ми пере носами является низкое быстродействие. Для увеличения быстродействия используют накапливающие сумматоры со сквозным переносом. Схема трех цифровых разрядов сумма тора со сквозным переносом приведена на рис. 14.4.
Цепь сквозного переноса состоит из конъюнкторов группы Иь управляемых по одному из входов выходными потенциалами триггеров: К'онъюнкторы группы Иг входят в цепи поразрядных переносов. Они пропускают .импульсы переносов в цепь сквоз ного переноса. Импульс переноса по цепи сквозного переноса проходит до ближайшего триггера, находящегося в состоянии нуль и перебрасывает его в состояние единицы. Предшествую щие триггеры, находящиеся в состоянии единицы, устанавлива ются этим импульсом в нулевое состояние, при этом .с их еди ничных выходов снимаются им,пульсы вторичного переноса. Чтобы исключить ихподачу в цепь сквозного переноса, на конъюнкторы поразрядных переносов И2 подается короткий стробирующий импульс, длительность которого меньше времени задержки импульсов первичного переноса в элементах задерж ки. Вследствие этого к моменту появления вторичных переносов конъюнкторы Иг окажутся закрытыми.
При вводе очередного слагаемого импульсы поразрядных переносов образуются, как правило, в нескольких разрядах сумматора, при этом каждый импульс переноса по цепи сквоз-
ной передачи передается в сторону старших разрядов до бли жайшего триггера, находящегося в состоянии нуль.
\ Строоару.-о^ии ампул ас
К ч е тве р то м у разряду
Рис. 44.4.
Время суммирования в синхронном сумматоре со сквозным переносом определяется выражением
^сум — Т тзад -{- (/I -f- 1) (ткон -j- Тд„3) -)- 2ттр,
где ткон— .время переходных процессов в конъюнкторе; хднз — время переходных процессов в дизыонкторе.
Если по-прежнему принять Т ^ тзад ^ ттр1 то можно записать
4у.м ^ 4 т тр + (п + 1) ( ХК0Н + Тднз)- |
(1 4 .7 ) |
Суммарное время переходных процессов в логических, эле ментах (хкон + хднз) значительно меньше, чем.время переход ного процесса ттр в триггере. В связи с этим время суммиро вания в сумматоре со сквозным переносом примерно на порядок меньше. Для увеличения быстродействия можно использовать асинхронные схемы сумматоров. При этом среднее время сум мирования значительно уменьшается, но аппаратурный состав сумматора заметно увеличивается.
В некоторых ЦВМ используются накапливающие параллель ные сумматоры, в которых единица переноса находится путем анализа кодов слагаемых. В этом случае единица переноса может вычисляться, до начала суммирования слагаемых. Полу ченное значение переносов в каждом разряде хранится до на чали 'Суммирования слагаемых в специальном регистре пере носов.
В таком сумматоре процессы получения переносов и собст венно суммирование разделены, что позволяет определить пе реполнение разрядной сетки до окончания операции суммиро вания. Как будет .показано .ниже, это дает возможность сокра тить время выполнения операции деления. Это является боль шим достоинством сумм.атора.
К недостаткам сумматора следует отнести сложность схемы, обусловленную использованием регистра переносов.
Этот недостаток устранен в сумматоре, собранном по схеме, обеспечивающей выработку единицы переноса непосредственно в процессе суммирования слагаемых. Такой сумматор исполь зуется в машине «M:n'irciK-22». Упрощенная схема сумматора приведена на рис. 14.5, на которой показан также регистр арифметического устройства. Перед началом суммирования сла
гаемое Хобр(*1, хг, . . . , x j записывается-в-сумматор, а слагаемое
^oM6p(«/i, у* ■ . . , Уп) — в регистр АУ. Суммирование производит ся в два этапа. На первом этапе выполняется поразрядное сум мирование обратных модифицированных кодов слагаемых, при чем поразрядная сумма записывается в сумматоре.
Для получения поразрядной суммы используются коньки-ш торы групп И], Иг. Если слагаемое Y .положительно, то местное устройство управления арифметического устройства подает им пульс «Прямой код К», который отпирает конъюнктары группы Hi; если К<0, подается импульс «Обратный код К», отпираю щий конъюнкторы группы Иг-
На втором этапе формируются единицы переноса и произво
|
|
|
|
|
|
|
|
дится |
вычисление |
суммы 5 = A'+K |
которая |
записывается в |
сумматоре. Единица переноса |
в (г-Ы)-й разряд |
передается, |
если |
поразрядная |
сумма иго |
разряда |
сумматора |
равна нулю |
и положительное |
слагаемое |
Y имеет в нм |
разряде |
единицу |
(у; = |
1), .а отрицательное—пуль. Если яри этом триггер |
(i-t-l)--ro |
разряда сумматора находится в единичном состоянии, единица
|
|
|
|
|
|
|
|
переноса по |
цепи сквозного |
переноса передается в |
(t + 2) -н |
разряд |
сумматора и т. |
д. Для получения единицы |
переноса |
используются |
логические |
элементы И—ИЛИ |
первой |
группы |
(ЛЭ]). |
Если |
К>0, подается |
управляющий |
импульс |
«Упр. |
ими. 4- У», который отпирает конъюнкторы логического элемен та ЛЭЬ связанные с единичными выходами триггеров регистра АУ. Если К<0, подается управляющий импульс «Упр. имп.—г»,
отпирающий ко-н-ыамкторы, авязайные с Пулевыми выходами триггеров регистра АУ. Цепь icikB'cmhior) 'переноса состав ляют логические элементы И—ИЛИ второй группы (ЛЭ2).
Рис. -l-kfi.
Проиллюстрируем сложение в сумматоре примерамл.
Примеры. Найти суммы чисел:
X,= 0,0011, ^ = 0,0101 и Х2= 0,0011, К3 = — 0,0101.
|
|
|
|
il |
2. |
[Х2]”6р=00,0011 |
|
|
[ ^ ] о б р = 1 1 ' , 0 , ( ) |
Поразрядная сумма = 00,0110 |
Поразрядная сумма =11,1001 |
Единица переноса =00,0010 |
Единица переноса =00,0100 |
1*-Ь У^ОО.ЮОО |
^-:-Побр=>и101 |
X 4- У=00,1000 |
|
Х + К= —0,0010 |
Проверка: . Х=0,00П |
Проверка: |
/Y=0,0011 |
У = 0,0101 |
______ |
У=0,0101 |
Х + У= 0,1000 |
|
X —У= —0,0010 |
. Как следует не .примеров, |
.суммирование |
по используемому |
в сумматоре алгоритму дает правильный результат. |
|
Основными достоинствами сумматоров, обеспечивающих вы числение суммы на основе логического анализа слагаемых, явля
ются: ■высокое быстродействие и большая |
надежность работы. |
§ 14.3. Устройства умножения |
ЦВМ |
Классификация устройств умножения
Устройством умножения называется устройство, предназна ченное для перемножения двух сомножителей. Умножение дво ичных!'чисел с естественным порядком весов сводится в. конеч ном итоге к суммированию сдвинутых друг относительно друга частичных произведений множимого н.а очередной разряд мно жителя. Устройство умножения в общем случае включает в свой состав: регистр множимого, регистр множителя, регистр произведения, сумматор. Если используется накапливающий сумматор, то он одновременно может выполнять и роль регист ра произведения.
Классификацию устройств умножения производят по ряду признаков.
По тину используемых сумматоров устройства умножения делят на комбинационные и накапливающие.
По способу суммирования частичных произведений их делят на параллельные, последовательные непараллельно-последова тельные устройства умножения.
По количеству сохраняемых разрядов произведения разли чают устройства умножения с сохранением младших разрядов произведения и устройства умножения без сохранения младших разрядов (произведения.
По наличию операции округления устройства умножения де лят на устройства умножения с округлением и без округления произведения'.
В последовательных устройствах умножения частичные про-
нзведенпя суммируются последовательно разряд за разрядом, поэтому в них используются последовательные сумматоры. В параллельных устройствах умножения частичные произведения суммируются всеми! разрядами одновременно, в силу этого в них применяются параллельные сумматоры. В параллельно-по следовательных устройствах умножения все частичные произве дения вычисляются одновременно, а суммирование их .производится на последовательных комбинационных сумматорах, объе диненных в каскады. В каждом каскаде обеспечивается попар ное суммирование частичных! произведений. Следовательно,
первый |
о - 1 |
1 |
каскад должен иметь п2 |
= — « сумматоров, второй— |
«2 |
—2 |
|
1 |
|
|
|
— ~4 ~п сумматоров, последний каскад — один сумматор. |
|
При -перемножении двух я-(разрядных сомножителей полу |
чается |
2я-разрядное произведение. |
Для дальнейших вычисле |
ний обычно достаточно иметь «-разрядные числа. Поэтому в большинстве случаев после выполнения операции! умножения я младших разрядов произведения отбрасывается. Для умень шения возникающей при этом ошибки производят округление результата по правилу: если старший из отбрасываемых разря дов равен нулю, то -результат не изменяется; если этот разряд равен единице, то к младшему разряду результата добавляется единица.
Использование округления позволяет заметно уменьшить ошибку при выполнении ряда последовательных умножений.
Основные принципы построения устройств умножения
Взависимости от способа выполнения умножения возможны четыре ва1рианта построения устройства умножения.
Впервом варианте умножение начинается с -младшего раз ряда множителя, при этом после -каждого цикла умножения множитель сдвигается вправо на один разряд. Для обеспечения сдвига очередного частичного произведения влево сумма преды дущих частичных произведений после каждого цикла также сдвигается вправо на один разряд (рис. 14.6). Этот вариант широко -используется в схемах параллельных устройств умно жения, так как он наиболее эконом.иче» по количеству исполь зуемой аппаратуры. Для получения произведения двух «-раз рядных чисел устройство умножения должно .иметь («+ ^ -р аз рядный сумматор, «-разрядный регистр множимого (РгМя), сдвигающий «-разрядный регистр множителя (РгМт) и сдвига ющий « + 1 -разрядный регистр произведения (РгПр). При вы полнении операции умножения множитель последовательно
сдвигается вправо, вследствие чего в регистре РгМт последова-
тельно освобождаютсяразряды, наминая с крайнего левого ('старшего'). Эт,н разряды можно использовать для записи младших! разрядов произведения. В этом случае регистр про изведения и сумматор должны иметь только л+1 разряд. До полнительный разряд используется для запоминания переноса в старший разряд, который возможен при очередном суммиро вании.
Структурная схема накапливающего параллельного устрой ства умножения, собранного .по первому варианту, представлена на рис. 14.7. Роль регистра произведения в этой схеме выяол-
Р'ис. 14.6. PiHC. М.-7.
няет накапливающий сумматор См. Для получения первого частичного произведения на регистр множителя РгМт подается импульс сдвига ИСь который сдвигает мно1житель вправо на один разряд. Бели в младшем разряде множителя была запи сана единица, то на конъкижторы поступает импульс, отпираю щий их, при этом множимое .передается в сумматор. Затем на сумматор подается импульс сдвига ИСг, который сдвигает сум му вправо на один разряд; младший разряд произведения за писывается в старший разряд регистра множителя. На этом первый цикл умножения заканчивается. Второй цикл начинается с подачи на регистр множителя сдвигающего импульса И-Ci, при этом на конъюнкторы поступает второй разряд множителя, а в сумматор—очередное частичное произведение. В результате в сумматоре вычисляется очередная частичная сумма. Если оче редной разряд множителя равен нулю, то .конъюнкторы закрыты и в сумматор подается частичное произведение, равное нулю.
Умножение .производится за п циклов. В конце п-го цикла в сумматоре окажутся записанными п старших, а в регистре множителя — п младших разрядов .произведения.
