логическими элементами (пирамидальные), со |
смешанным |
включением элементов (ступенчатые). Рассмотрим |
их особен |
ности. |
схема де |
Прямоугольные дешифраторы. В общем, случае |
шифратора е п входами должна 'иметь 2п выходов. В этом случае каждой совокупности из п двоичных кодовых сигналов, поданных! на входы дешифратора, будет соответствовать сигнал на одном из его выходов.
Задачу, |
которую должен выполнять дешифратор на два |
входа ,и четыре выхода, представим в виде табл. 13.1. |
|
|
Работа такого дешифратора |
|
Таблица 13.1 описывается следующими логи |
Входы |
Выходы |
ческими функциями: |
|
Уо — Х х ' x -i\ |
У -1 = х 1 - *•>; |
|
0 |
0 |
1 |
0 |
0 |
0 |
Ух = |
• х2; |
у3 = х1 - х2. |
|
Эти. функции можно реали |
|
0 |
1 |
0 |
1 |
0 |
0 |
|
1 |
0 |
0 |
0 |
1 |
0 |
зовать при помощи двух типов |
|
логических элементов: конъюн- |
|
1 |
1 |
0 |
0 |
0 |
1 |
|
ктора |
(элемента И) и инверто |
|
ра (элемента НЕ). |
Функциональная схема дешифратора показа |
|
на на рис. 13.15. |
|
|
|
|
|
|
Логические элементы в схеме могут быть реализованы раз личным образом.
На рис. 13.16 изображена диодная схема прямоугольного дешифратора на два входа и четыре выхода.
Схема представляет собой |
матрицу, состоящую из входных |
и выходных шин, которые соединены между собой определен |
ным количеством диодов. Все |
выходные шины подключаются |
через резисторы R к источнику питания —Е.
• Для определения значения сигнала в выходной шине сле
дует |
рассматривать электрическую цепочку, |
показанную на |
рис. |
13.17. Такая цепочка представляет собой |
схему ковъюнк- |
тора, выполненную «а диодах. При наличии низких потенциалов на всех входных шинах «онъюнктора «а выходе .появится сиг нал отрицательной полярности большой амплитуды. При на личии нулевого уровня потенциала хотя бы в одной входной шине .на выходной шине схемы конъюнктора установится ну левой потенциал.
Рис. Ш 6 .
Управление конъюнкторами диодной матрицы осуществля
ется информационными сигналами! Q и Q с .выходов триггеров, образующих регистр для записи преобразуемого двоичного числа.
/?
- Е о — С И
Рис. 13Л<7.
При помощи дешифратора, представленного на рис. 13.16, могут быть преобразованы в управляющие сигналы четыре раз личных числа: 00, 01, 10, 11.
Если в регистре зафиксирован код 00, то инверсные выходы всех триггеров, выполненных на транзисторах, имеют низкий потенциал, а прямые — нулевой. Диоды Д1 и Д2, подключенные к выходной шине 1, оказываются заперты,ми низкими потен
циалами с выходов Qi и Q2 триггеров "Л п Т2. Следовательно, на этом выходе будет низкий потенциал, т. е. данная шина явля ется избранной.
На остальных выходах матрицы установятся нулевые уровни потенциалов, так как один или два диода, связанные с этими выходами, оказываются подсоединенными ко входным шинам с нулевыми потенциалами. Если в регистре зафиксировать код
10, то низкий потенциал будут иметь выходы Q, и Q2 триггеров, которые закрывают диоды ,Д5 и Д6. Следовательно, возбужден ной окажется шина 3, на выходе которой будет большой отри цательный потенциал. На всех других выходах будут потенциа лы нулевого уровня и т. д.
Количество оборудования в дешифраторах определяется чис лом логических элементов, а в диодных дешифраторах — коли чеством используемых диодов.
Для прямоугольного дешифратора число логических элемен тов И равно Л4Пр = 2п. .Необходимое количество диодов в мат рице может быть определено по формуле
ЛГпр = п • 2",
где п — число входов.
Действительно, при наличии «-разрядного кода полное число выходных шин дешифратора равно 2п . К каждой выходной ши не подключается п диодов. Следовательно, общее количество диодов N равно произведению количества разрядов на число выходных шин.
Для многоразрядных дешифраторов требуется довольно большое Количество диодов (например, для построения восьмнвходового дешифратора необходимо 2048 диодов). Это является
|
|
|
|
основным .недостатком прямоугольных диод |
|
|
|
|
ных дешифраторов. |
Их |
выгодно применять |
|
|
|
|
лишь для небольшого числа входов |
(не бо |
|
|
ВС |
|
лее четырех). Другим недостатком этого де |
|
1 |
0 |
шифратора |
является то, что каждый эле |
|
3 |
|
|
мент управления (в нашем случае триггер) |
— |
|
/ |
имеет значительную |
нагрузку. |
К каждому |
— 4 |
|
2 |
•выходу триггера подключается 2п ■ |
эле |
|
8 |
|
3 |
|
|
ментов, следовательно, необходимы допол |
|
|
|
|
|
Р |
|
т |
нительные |
схемы для |
согласования с наг |
|
|
рузкой. |
|
|
|
|
|
|
|
|
|
Общее графическое обозначение дешиф |
|
Рис. |
13.18. |
|
ратора .приведено на рис. 13.18. |
|
В схеме |
пирамидального |
Пирамидальные |
дешифраторы. |
дешифратора |
логические |
элементы |
(конъюнк- |
торы) объединяются в группы (ярусы). Общее количество групп элементов равно числу входов п. Каждый последующий ярус со держит в два раза больше конъюнкторов нежели предыдущий.
Рассмотрим пирамидальный |
дешифратор на |
три входа (л'ь |
х2, -Т3) и восемь выходов. |
Работа такого |
дешифратора |
Описывается следующими логическими функциями, представля ющими конституенты единицы:
У о - х 1 - х 2 - х3; |
yt — Х-± • х 2 ■ х. |
У\ ~ х\ ' х 2-ха\ |
Уз = |
Х1-Х2-Х3] |
Уз — X1• А'о •Х3‘, |
Уи = |
х1 ■ •х3; |
Уз = Xi ■х2• х8; |
у- <= AVAWa. |
При построении пирамидальной схемы дешифратора реали зация этих логических функций и формирование выходных сиг налов производится в два этапа. Вначале реализуются конъюнк
ции двух переменных: xr x2, Xi-x2, х1-х2, хг-х2; потом произво
дится объединение с переменной х3 и х3.
Таким образом, функциональная схема такого дешифратора имеет вид, показанный на рис. 13.19.
Схем,а 'состоит из двух
групп |
конъюнкторов. |
Конъюнкторы |
|
первой |
грунты |
формируют |
все |
произведения |
двух |
пере |
менных |
X'! и |
Х2, |
взятых |
в- отрицай ия:м1И |
.п |
без |
отрицаний.
Колиhiество элементов И в этой группе равно числу сочетаний (набо ров) из двух аргументов:
М, = 2- = 4.
Количество элементов И во второй группе равно числу сочетаний из трех переменных:
М 2= 2:! = 8.
Общее число элементов И в схеме пирамидального дешиф ратора на п входов может быть определено по следующей формуле:
/Ит,р = 2- + 2:‘ 4- 2М- . . . + 2п.
или, пользуясь формулой суммы членов геометрической прог рессии, получим
Л ^ ш .р = 4 ( 2 — 1 — 1 ).
В диодном дешифраторе каждый элемент И собирается на двух диодах, поэтому общее число диодов будет равно:
N пир = 8(2'1- 1— 1).
Таким образом, для построения восьмивходовой схемы пи рамидального дешифратора потребуется
8 (2* — 1) = 8-127 = 1016 диодов.
Как видно, по сравнению с прямоугольным дешифратором экономия составляет 1032 диода.
Ступенчатые дешифраторы. Ступенчатые дешифраторы яв ляются дальнейшим совершенствованием схемы дешифратора с целью уменьшения количества оборудования, необходимого для его построения.
Принцип построения многоступенчатых дешифраторов за ключается в следующем.
Вначале входы дешифратора разбиваются на две группы, затем каждая группа вновь разбивается на две группы и так
’до тех пор, пока в каждой группе останется не больше трех входов. Принцип разбивки входов на группы иллюстрируется
|
рис. 13.20. |
|
|
п=« |
В результате такой разбивки входов |
многоступенчатую |
схему |
дешифратора |
|
можно представить в виде соединения ря |
|
да двухступенчатых |
схем. |
Объединение |
|
групп входов одной ступени в другую |
|
производится при помощи логических эле |
|
ментов И, образующих дешифраторы пря |
|
моугольного типа. |
|
|
|
На (рис. 13.21 изображена функцио |
Pillс. 13,20. |
нальная схема ступенчатого дешифрато |
|
ра на семь входов. Она имеет три ступени. |
Первая ступень содержит простейшие прямоугольные дешиф раторы DCXна 2 и на 3 'входа. Выходы каждой лары дешиф раторов первой ступени объединяются при помощи дешифра торов DC2 второй ступени. Третья ступень содержит дешифра тор DC3 с 27= 128 выходами.
Количество элементов И в первойступени дешифратора
определяется следующим |
образам: |
|
— при четном п |
|
п |
|
М х = 2 - 2 2; |
— при нечетном п |
П+ 1 |
Л —I |
|
2 |
2 |
|
= 2 |
-J- 2 , |
Количество элементов И во второй ступени равно числу выходов дешифратора первой ступени: М 2 = 2п, в третьей сту пени М я — 2- и т. д.
Общее число диодов для построения схемы двухступенчатого диодного дешифратора на п входов может быть определено по следующим формулам:
— прн четном ‘Количестве входов |
|
|
|
П |
|
|
|
N„ = /г-22 -f 2"+|; |
— при нечетном количестве входов |
|
|
л+1 |
— 1 |
п—I |
|
/г + 1 • 2 Т + п |
•2~ + 2'1+|- |
~ |
2~ |
2 |
|
Таким образом, для построения диодного двухступенчатого дешифратора на 8 входов потребуется диодов
• 8-21+ 2!’ = 128 + 512 =-- 640 штук.
Экономия по сравнению с прямоугольным дешифратором составляет 1408 диодов.
Сравнивая между собой различные типы дешифраторов, можно заметить, что .прямоугольные дешифраторы имеют мак симальное количество оборудования, но благодаря однокаскад ной структуре они обладают большим быстродействием. Сту пенчатое дешифраторы имеют минимальное количество обору-
дованпя, но быстродействие их «иже, чем у матричных. Пира мидальные дешифраторы занимают промежуточное положение.
Транзисторные и диодно-транзисторные схемы дешифраторов могут быть (получены 1в случае использования |к'анъюмкторов типа ТТЛ или ДТЛ.
Дешифраторы на |
запоминающих элементах |
К этому типу дешифраторов в первую |
очередь относятся |
так называемые магнитные |
дешифраторы, |
которые строятся с |
иапользованном ферритовых сердечников с прямоугольной .пет лей гистерезиса.
Существует несколько видов магнитных дешифраторов. Одним из них является дешифратор с суммированием входных и. выходных сигналов. Принцип его работы поясним по схеме, изображенной на рис. 13.22.
|
1— |
|
|
|
|
|
|
|
|
—- ФЭ! |
|
Фэг |
|
ФЭЗ |
|
г Л |
Ь = - . 'А Х~-— 7 * |
N |
|
[ 1 |
|
|
|
|
Ъ Х.о------- 1 |
|
|
|
|
|
4 |
|
|
|
|
|
|
& |
х '.°------- |
.ФЭ/' |
|
<рэг’ |
|
<РЭ5‘ |
|
хг°-----1 ___ |
<1 |
|
|
1 |
II |
11 |
— Н—Н------ |
|
Чо |
Ч< |
Чг |
ih |
|
|
■ Чв |
|
|
|
в ы х о д ы |
|
|
|
|
|
Рис 13,22 |
|
|
|
Схема состоит из шести ферритовых |
элементов (ФЭ). рас |
положенных |
в двух строках |
по три |
элемента в каждой. Через |
ФЭ строки проходят цепивходных обмоток. Направления про хождения этих обмоток через каждый ФЭ строки различны, но в столбцах одинаковы. Вхождение обмотки в условно .при нятое начало показано точкой, .и поданный на нее токовый сигнал обеспечивает создание магнитного поля положительного знака +Н, противоположное направление обмотки создает по ле —Н. Выходные цепи проходят через ферритовые элементы столбца, по две цепи в каждом столбце. Одна выходная цепь образована согласным включением выходных обмоток ФЭ, вторая — встречным. В каждом столбце прошивка ФЭ выход ными обмотками аналогична.
Таким образом, если, например, на входы каждой строки схемы подается кодовая ко.ч'бтоа'ция сигналов 1100, то проис
ходит возбуждение элементов в одном столбце: |
ФЭ-1 н ФЭ-1'. |
В остальных столбцах, благодаря встречному |
направлению |
токонесущих входных цепей, происходит взаимная компенсация токов и ФЭ не возбуждаются. Вследствие одинаковых комби
наций входных сигналов в строках |
э. д. с. возбужденных' ФЭ-1 |
и ФЭ-1' суммируются в выходную |
цепь, образованную .после |
довательно включенным и обмотками (выход 1). В выходных цепях, прошивающих ФЭ встречно, происходит взаимная ком пенсации э. д. с. возбужденных элементов и входной сигнал в этой цепи .отсутствует. П,ри изменении комбинации входных, сигналов второй строки на инверсную полярность возбуждения ферритовых элементов этой строки будет противоположной и сигнал появляется в выходной шине, прошивающей возбуж денные ФЭ встречно.
Таким образом, в приведенной схеме магнитного дешифра тора происходит суммирование всех входных сигналов в одной из выходных цепей и взаимная компенсация во йсех остальных.
Другим видом магнитного дешифратора являются схемы с дроссельными связями, построенные на феррит-днодных и фер- рит-транзистор'ных ячейках.
Основу таких дешифраторов составляет переключательная схема. На рис. 13.23 показана переключательная схема на ФТЯ,
|
|
|
|
собранная на двух ячейках |
(Я1 и Я2), имеющая три входа |
и два выхода. Два входа ее |
(У «’О» и У«1») являются информа |
ционными. |
импульсного |
При |
подаче |
сигнала на вход У «О» схема |
устанавливается |
в нулевое со |
стояние: в ячейку Я1 записы |
вается |
1, а в ячейку Я2 — 0. |
Импульсным сигналом, по данным на вход У «1», пере ключательная схема устанав ливается в единичное состоя ние: в ячейку Я1 за(пи1сы,вается 0, а в ячейку Я2-— 1.
- |
Третий вход — вход опроса. |
|
Импульсный сигнал, .поданный |
Ршс. 13.23. |
на |
этот вход, одновременно |
|
поступает на обмотки считывания обеих ячеек. Однако так как в любом случае в единичном состоянии, находится только одна ячейка (Я1 или Я2), то в момент опроса импульсный сигнал будет .на одном выходе (выход 1 или выход 2).
Используя .рассмотренную переключательную схему, можно построить магнитный дешифратор на любое количество выходов. На рис. 13.24 представлена схема такого дешифратора на два входа и четыре выхода.
Дешифратор содержит три переключательные схемы. Одна нз них образует первую ступень и две — вторую 'Ступень. На входы 1 п 2 дешифратора поступают сигналы л*,, н х2, соответ ствующие значениям разрядов числа.
Порядок работы дешифратора следующий. Вначале на шину установки (Уст.) подается импульсный сигнал Ту , под действи ем которого все переключательные схемы устанавливаются н исходное (нулевое) состояние. Затем из регистра считывается код числа, который подается на входы 1 и 2 дешифратора.
вход опроса
А?
В соответствии со значениями разрядов х, и х2 числа переклю чательные схемы устанавливаются в единичное состояние или остаются в нулевом. После этого на вход опроса подается опрашивающий импульс. Он устанавливает ячейки Я1 и Я2 в нулевое состояние. В .результате этого на одном из выходом переключательной схемы 1-й ступени выдается импульсный сигнал. Под действием этого сигнала производится считывание информации с ячеек одной из переключательных схем 2-й-сту пени. Так как выходы ячеек второй ступени одновременно явля
|
ются |
выходами |
дешифратора, то управляющий сигнал сбцэазу- |
|
|
|
|
|
Таблица |
13.2 |
ется на том выходе, кото |
|
|
|
|
|
рый является выходом ячей |
|
Входы |
|
Выходы |
|
ки, находившейся перед счи |
|
*i |
До |
|
|
1 У з |
|
тыванием в единичном сос |
|
Уо |
H i |
У з |
тоянии. На всех других выхо |
|
0 |
0 |
1 |
0 |
0 |
0 |
дах будут нулевые сигналы. |
|
Логика работы дешифра |
|
0 |
1 |
0 |
1 |
0 |
0 |
|
1 |
0 |
0 |
0 |
1 |
0 |
тора, схема которого изобра |
|
1 |
1 |
0 |
0 |
0 |
1 |
жена на рис. 13.24, представ |
лена табл. 13.2.
§ 13.4. О д н о р а з р я д н ы е с у м м а то р ы
Сумматором называется узел арифметического устройства машины, посредством которого осуществляется суммирование чисел.
Как известно, сумошрованне двоичных чисел нроизводитсп путем сложения одноименных .разрядов. Поэтому основу мно горазрядных сумматоров составляют сумматоры одноразрядные (ОС), которые обеспечивают сложение двоичных разрядов по правилам двоичной арифметики. Одноразрядные сумматоры классифицируются по числу входов. Различают одноразрядные сумматоры с одним, двумя и тремя входами.
Одноразрядный сумматор с одним входом (ОС-1). Однораз рядный сумматор с одним входом должен обеспечивать сло жение двоичных разрядов, поступающих последовательно на один вход. При этом он должен обладать свойством памяти, так как требуется хранить первое слагаемое и полученный ре зультат. Кроме того, ОС-1 должен иметь два выхода, на одном из которых' образуется значение разряда суммы, на другом — значение переноса. Функции такого одноразрядного сумматора
|
может выполнять триггер |
со счетным входом |
(рис. 13.25). При |
|
3xoJ X, |
. Выход i |
х , - |
HS |
|
(S) |
|
|
|
|
|
|
- во/ход2 |
х р |
\~Уг |
|
|
|
|
|
|
|
(Р) |
|
|
|
|
Рис. 1G.25. |
|
Рис. |
13.56. |
подаче на счетный вход триггера кодовых импульсных сигналов
.V) и х2, соответствующих значениям одноименных двоичных разрядов слагаемых, на выходе 1 образуется потенциальный сигнал суммы 5, на выходе 2 — сигнал переноса Р.
Одноразрядный сумматор с двумя входами (ОС-2). Однораз рядный сумматор с двумя входами или полусумматор обеспе чивает сложение двоичных разрядов, поступающих на два входа. Он также должен иметь два выхода, на одном из кото рых образуется сумма S, на другом — перенос Р в старший разряд. На рис. 13.26 показано графическое обозначение полу сумматора, работа которого представляется табл. 13.3.
В одноразрядном сумматоре этого типа 'Слагаемые подаются на входы одновременно, поэтому хранения информации не тре буется ,и схема его может быть построена на комбинационных логических элементах':
