книги из ГПНТБ / Основы вычислительной техники учебник
..pdfЗапись числа производится путем последовательной подачи кодовых сигналов, начиная с младшего разряда, на вход ре гистра. Этот вход связан с установочным входом S триггера старшего разряда Т„ в состояние «1».
Сдвиг осуществляется сигналом, .поданным ,н.а шину «Сдвиг», связанную с конъюнкторами. Кодовые сигналы с .выходов конъюнкторов поступают на элементы задержки .и далее на входы 5 установки триггеров в состояние «1». Одновременно сигнал сдвига через элемент задержки поступает на шину уста новки триггеров в состояние «О». Время задержки этого эле мента меньше .времени задержки других! элементов, поэтому прежде, чем кодовые сигналы переноса .поступят на входы 5 триггеров, под действием сигнала сдвига они установятся в исходное состояние «О». Для записи в сдвигающий регистр «-разрядного числа потребуется п сигналов сдвига.
В рассмотренной схеме сдвигающего регистра реализован однофазный принцип .передачи информации, который характе ризуется тем, что в разрядных триггерах используется только один выход.
Передача информации между разрядами сдвигающего ре гистра может также осуществляться по парафазному принципу. В этом случае в схеме .исключаются элементы цифровой задерж ки и не требуется .предварительной установки триггеров .регист ра в состояние «О».
.На рис. 13.4 приведена схема однотактного, .парафазного сдвигающего регистра, выполненная на основе потенциальных триггеров ^5-типа.
Сдвиг
(Т)
Вход1—|.s |
---------- |
l£J |
|
(У. О |
ifljlr—1 __ |
Q, |
Во/ход |
Входг ■ |
|
||
(У.О') |
Н £ Г р - - |
& |
|
|
|
|
|
|
Рис. 13.4'. |
|
|
Так же как и в однофазной схеме, все разряды регистра соединены последовательно, а тактирующие входы всех разря дов объединены на общую шину «Сдвиг», являющуюся так товым входом регистра.
Сигналы, соответствующие кодам разрядов числа, подаются на входы 1 и 2 регистра, устанавливая триггер старшего .разряда Тл в состояние «О» или «1».
Сдвиг разрядов числа производится тактовыми сигналами, подаваемыми на шину «Сдвиг». В зависимости от состояния
350
триггеров на_выходы конъюнкторов передаются кодовые сиг
налы Q шш Q, соответствующие 0 и 1.
Под действием этих сигналов триггеры регистра в каждом такте принимают состояния соседних триггеров старшего раз ряда в предыдущем такте.
Таким образом, каждый поступивший тактовый импульс обеспечивает сдвиг кода имела в регистре на один разряд впра во, и для записи л-разряд.ного кода потребуется п тактовых импульсов.
Параллельно-пйследовательные регистры. Регистры парал лельно-последовательного типа сочетают в себе свойства сдви гающих и параллельных регистров, они позволяют записывать числа как последовательно, так и параллельно.
Однофазные параллельно-последовательные регистры могут
быть выполнены на |
базе .D-триггеров, а ларафазные— на базе |
^ S -триггеров. Схема |
однофазного параллельно-последователь |
ного регистра приведена на рис. 13.5. Схема выполнена на основе двухвходовых тактируемых D-триггеров и может быть применена для последовательной и параллельной записи одного числа. Сдвиг информации в регистре >и запись кода числа, по ступающего на вход N, осуществляется серией последователь ных тактовых импульсов Ти Т2, ..., Т„, т. е. в схеме применен принцип многотактного последовательного сдвига информации.
Запись inapалдельного «ода числа, подаваемого на входы 1—/V, осуществляется при помощи тактирующего импульса Та.
Вход 2 Вход <
Рис. 113.5.
После записи в регистр числа параллельным кодом можно с помощью серий сдвигающих импульсов Тх— Тп получить по
следовательный «од на выходах Qi и Ch регистра, т. е. выполнить операцию преобразования параллельного кода числа в последо вательный.
Используя вход N и выходы разрядных триггеров Qx— Q п
(Qi—Q J , можно произвести обратную операцию, т. е. преобра зовать последовательный код числа в параллельный.
Регистры могут быть построены не только на потенциаль ных триггерных элементах, но и на элементах импульсного типа.
351
Примером может .служить параллельно-последовательный ре гистр «а феррит-транзнсторных ячейках, схема которого изо бражена на рис. 13.6.
Схема состоит из двух групп ячеек: основных (Я 1, Я2, ЯЗ) п вспомогательных (Я4, Я5, Я6). Она может выполнять функции параллельного и сдвигающего регистров.
Для записи числа параллельным кодом используются входы 1—3. В зависимости от значений кодовых сигналов, подаваемых на эти входы, ячейки Я1—ЯЗ устанавливаются в состояния, соответствующие значениям разрядов двоичного числа. Это число при необходимости может быть сосчитано из .рег.истр.а параллельным кодом на выходе 1.
|
R R G |
|
- i >C |
R G - |
1 |
— С |
|
V |
|
||
|
|
|
|||
-- |
-- D1 |
|
|
||
— |
Si |
|
3 |
||
____ |
fit |
-- |
-- D3 |
|
|
— |
S3 |
|
4 |
||
— |
R3 |
' 1-- |
D4 |
|
|
|
|
|
|
||
|
S4 |
|
|
<j |
|
|
|
|
|
||
|
R4 |
|
V8 |
|
S |
|
s& |
___ |
|
||
|
|
|
|
i |
|
|
RS |
f— |
|
|
|
|
|
|
|
||
во/ход 3 ' |
т |
61 |
|
|
|
Р.ис. 13.6. |
|
Рис. 13'.7. |
Сдвиг записанного числа производится под действием так товых импульсных сигналов. Для сдвига числа на один /разряд
вправо требуется |
подать поочередно два |
тактовых |
импульса: |
|
Т2 |
и 7У Под действием импульса Т2 коды |
разрядов |
заносятся |
|
во |
вспомогательные ячейки Я4—Я6, а импульсом Тг произво |
|||
дится считывание |
и запись значений старших разрядов числа |
|||
восновные ячейки соседних младших .разрядов.
Вслучае использования регистра для преобразования по
следовательного |
кода числа в параллельный используются |
вход 1 и выход |
1. Запись разрядов числа в соответствующие |
основные ячейки регистра производится в результате сдвига под действием тактовых импульсов Т2и Т
Для преобразования параллельного кода числа в последо вательный код используются входы 1—3 и выход 2. В процессе сдвига на выходе 2 образуются кодовые сигналы, соответствую щие значениям разрядов записанного в регистр числа.
На рис. 13.7, а и б показаны условные графические обозяа-
352
чения соответственно параллельного и сдвигающего регистров, предусмотренные ГОСТом.
Сдвигатели. В некоторых случаях (при нормализации чисел и т. д.) требуется -производить сдвиг кода числа сразу на не сколько разрядов. Использование для этих целей сдвигающего
Р-ис. 13.8.
регистра требует значительного времени. Для уменьшения вре мени при сдвиге на нужное количество разрядов применяют специальную схему, называемую сдвисателем. Одна из возмож ных схем сдвигателя показана на рис. 13.8. Она выполнена в виде матрицы, на входы которой поступают код сдвигаемого числа из регистра числа (.ftGl) и число и-з второго регистра
23 Зак. 18. |
■ |
V |
- |
3° 3 |
(RG2), указывающее количество разрядов, «а которое йужнэ произвести сдвиг.
На пересечении выходных ши:н этих регистров включены
канъюнкторы. Состояние |
триггеров .регистра RG2 |
определяет |
||
те группы конъюнкторов, |
через |
'которые |
числовая |
информация |
•из регистра RG 1 передается на |
выходы |
схемы со сдвигом. Та |
||
ким образом, сдвиг числа на .несколько разрядов осуществля ется за один такт.
§ 13.2. Счетчики
Счетчикам .называется цифровой узел, (который служит для счета импульсных сигналов, поступающих на его вход.
По принципу действия различают счетчики прямого счета (суммирующие), обратного счета (вычитающие) и реверсивные счетчики.
Простейшим счетчиком является триггер со счетным входом, осуществляющий подсчет импульсов по модулю 2. Соединив определенным образом несколько счетных триггеров, можно по лучить схему многоразрядного счетчика.
В зависимости от вида межразрядных связей различают:
— счетчики с непосредственной связью;
— счетчики со связью по цепям переноса (счетчики с пере носам);
— счетчики с комбинированными связями.
В счетчиках с непосредственными связями управляющими сигналами для старших разрядов являются уровни сигналов с информационных выходов младших разрядов.
Счетчики -с переносом характеризуются тем, что для управ ления старшими разрядами используются импульсы переноса
смладших разрядов.
Всчетчиках о комбинированными связями для управления старшими разрядами используются как уровни сигналов на информационных выходах, так и импульсы переноса младших
разрядов.
Основными характеристиками счетчиков являются: коэффи циент пересчета Ксч и быстродействие.
Коэффициент пересчета (модуль счета) характеризует число устойчивых состояний счетчика, т. е. предельное число 'импуль сов, которое может быть сосчитано счетчиком. Быстродействие характеризуется частотой поступления счетных импульсов и временем установки счетчика.
Из приведенной классификации видно, что существует большое количество разновидностей схем счетчиков. Рассмот рим некоторые из них.
354
Счетчики прямого и обратного счёта. На рис. 13.9 приведена схема трехразрядного счетчика обратного счета с непосредст венными связями, построенная на основе Т-трч-iinrepoiB с .внутрен ней задержкой. Разрядные триггеры счетчика соединяются .ме жду собою последовательно: основной выход триггера младшего разряда — со счетным входом триггера соседнего старшего разряда.
Qb.'xod
XL
Q, Qs Qj
Рис. 13.9.
Работа схемы состоит в следующем. Пусть предварительно
•счетчик находится в состоянии 1 (С?1= С?2='(Зз='1).При поступ лении ,на вход импульса счета (7’сч =1) разрядный триггер Tj подготавливается к .переключению в противоположное состоя ние и после окончания импульса перейдет в состояние Qi = 0. Сигнал уровни 0 с выхода Q, .поступит на счетный вход второго
•разряда счетчика и подготовит к переключению в состояние «О» триггер Т2.
После окончания второго счетного импульса (Тсч =0) триггер первого разряда благодаря действию обратной связи вернется в исходное состояние Qi = l, а второй — установится в состояние Qi2=‘0 и подготовит к перебросу в состояние «0» триггер Т3 третьего разряда счетчика и т. д. .После седьмого счетного им пульса все триггеры счетчика будут установлены в состояние «0». Восьмой импульс ’.переключит первый разряд в состояние «1», затем уровень Qi = l установит второй разряд в состояние «1», который уровнем Q2—1 установит в состояние «1» третий разряд, т. е. счетчик вернется в. исходное состояние.
Если в приведенной схеме к счетному входу триггера (i-t-l)-ro _разряда подключить инверсный выход триггера г-го
разряда Qh то получим счетчик прямого счета.
Временная диаграмма работы счетчика прямого счета по казана на рис. 13.10.
Ввиду последовательного формирования сигналов переноса от младших разрядов к старшим счетчики с непосредственной связью имеют малое быстродействие. Более быстродействую щими являются счетчики, в которых передача сигналов управ-
355
ления между разрядами производится по цепям сквозного пе реноса.
В х о д J__ I
В ы хо д О,,
1 Z T C T
вход Т2
Выход 0г
В хо д T j
Вй/ход О,..
1 1 1 1 |
L I- |
t |
|
|
£ |
|
|
£ |
|
|
£ |
___________ |
|
- |
Рис. ИЗЛ'О.
На рис. 13.11 приведена схема счетчика прямого счета со сквозным переносом. Схема построена на Т-триггерах! с внут ренней задержкой и конъюнкторах для формирования переноса. Один вход конъюнктора связан с информационным выходом Q триггера t'-ro разряда, а второй — включен в цепь сквозной пе редачи. Импульсы счета Гсч со входа счетчика поступают на счетный вход триггера первого разряда Ti и одновременно в цепь сквозного переноса на вход первого конъюнктора Иь
Во/ход
J л
Пусть все разрядные триггеры счетчика находятся в со стоянии «О», при этом на информационные входы всех коныоккторов поступают нулевые уровни сигналов.
Первый импульсный сигнал, поданный на вход счетчика, на выход конъюнктора Hi не проходит, а только переводит триггер Т] в состояние «1». После окончания действия импульса счета на информационный вход конъюнктора И! подается сиг нал Q1, уровень которого соответствует 1. В счетчике фиксиру ется число один (001).
366 "1
Второй импульсный сигнал поступает .на счетный вход триг гера Т1, а по цепи сквозной передачи через конъюнктор Hi — на счетный вход триггера Т2 я на вход конъюнктора И2. Спустя некоторое время, определяемое внутренней задержкой, триггер Т2 переводится в состояние «1» и в счетчике фиксируется число два (010). Состояние триггера Т3 не изменяется, так как конъ юнктор И2 ввиду задержки информационного сигнала Q2 не успевает пропустить импульс счета на выход.
Третий импульс переводит в состояние «1» триггер Ti и т. д. Таким образом, в счетчиках со сквозной передачей форми рование импульсов переноса производится параллельно с изме
нением состояния разрядных триггеров.
Реверсивные счетчики. Реверсивные счетчики выполняют опе рацию суммирования и вычитания импульсов. В зависимости от требований к схеме управления могут быть построены ре версивные счетчики двух типов:
—с одним счетным и двумя управляющими входами;
—с двумя счетными входами.
Реверсивный счетчик первого типа осуществляет суммиро вание или вычитание импульсов в зависимости от разрешаю щего уровня на уш,равняющих входах. При наличии сигнала, разрешающего операцию сложения, происходит суммирование импульсов, а при наличии сигнала., разрешающего операцию вычитания, — вычитание импульсов.
В реверсивных счетчиках второго типа по одному входу поступают импульсы для сложения, а по второму—-для вы читания. Для этих счетчиков не требуется дополнительных сиг налов управления.
выход
__А________
Р т е . 1 3 .V2. ■
На рис. 13.12 приведена схема реверсивного счетчика после довательного типа е одним счетным и двумя управляющими входами. Связь между информационными выходами предыду щих разрядов со счетными входами последующих осуществля ется через схемы И по прямому га инверсному каналам.
367
Управление режимами работы реверсивного счетчика про изводится с помощью уровней сигналов, поступающих на шины
Ус и У„. В режиме сложения |
(У„ = 1) открываются все четные |
конъюнкторы (И2, И4, . . . ) , |
н с каждым импульсом счета по |
казание счетчика будет увеличиваться на единицу. В режиме
вычитания |
(Ус = 1) открываются все нечетные конъюнкторы |
||
(Иь И3, . . . ) , |
и при наступлении каждого счетного импульса |
||
число в счетчике будет уменьшаться на единицу. |
Рас |
||
Счетчики |
с |
произвольным коэффициентом пересчета. |
|
смотренные выше счетчики имеют коэффициент пересчета, |
рав |
||
ный 2п , где п — число разрядов счетчика. Однако на практике нередко возникает необходимость в счетчиках с другими коэффициентами пересчета.
Принцип построения таких счетчиков заключается в исклю чении «лишних» устойчивых состояний у счетчика с Ксч = 2п, т. е. в организации схем, запрещающих некоторые состояния. Число запрещенных состояний для любого счетчика можно определить из следующего выражения:
М = 2п — К с.„
где М — число запрещенных состояний; Ксч — требуемый коэффициент счета;
2п— число устойчивых состояний двоичного счетчика. Существует целый ряд схемных решений, позволяющих
строить счетчики с Ксч =г= 2". Наиболее часто встречаются счет чики с естественным .порядком счета и схемной блокировкой переноса.
Вход
(Геи)
|
Рис. 13.T3. |
На рис. |
13.1.3 показана схема одного .из вариантов счетчика |
с Ксч =10, |
построенного по схеме с параллельным переносом. |
Каждый разряд счетчика выполнен на основе Т-триггера с внутренней временной задержкой. Подсчет импульсов до 9-го включительно происходит в естественном порядке счета: 0000, 0001, 0010, . . ., 1001, точно также, как и в суммирующем счет чике с параллельным переносом. После окончания 8-го‘ счетного импульса в счетчике фиксируется код 1000, что приводит к за
крыванию схемы И] уровнем Q4=0.
358
После окончания 9-го импульса в счетчике установится код 1001 и схема И,| четвертого разряда оказывается открытой для прохождения очередного счетного сигнала. С приходом 10-го импульса в счетчике должен установиться код 1010. Однако
поскольку схема И] закрыта уровнем |
Q4 = 0 |
(блокируется |
фор |
|||||||
мирование импульса переноса), а |
схема И2 закрыта уровнем |
|||||||||
Q2 = 0, то 10-й счетный импульс поступает на |
входы только |
1 и |
||||||||
4-то .разрядов. В результате после оконча |
|
|
||||||||
ния |
10-то импульса счетчик устанавливает |
|
|
|||||||
ся в |
исходное |
(нулевое) |
состояние. |
При |
|
|
||||
этом сигнал переноса, формируемый на вы |
|
|
||||||||
ходе схемы |
И5 |
во время действия |
10-го им |
|
|
|||||
пульса, является информационным сигна |
|
|
||||||||
лом. |
|
|
|
|
|
|
|
|
|
|
На рис. 13.14 приведено условное гра |
|
|
||||||||
фическое |
обозначение |
двоичного |
счетчика |
|
|
|||||
с двухтактной |
.синхронизацией, |
возмож |
|
|
||||||
ностью установки .кода и асинхронные |
|
|
||||||||
входом |
установки |
счетчика в |
состоя |
|
|
|||||
ние «О». Меткой |
+'1 обозначен |
сум |
Рис. 13.14. |
|
||||||
мирующий |
('счетный) |
вход. |
|
|
|
|
|
|||
|
|
|
|
§ |
13.3. |
Дешифраторы |
|
|
||
Дешифратор |
(избирательная |
схема) представляет собой |
||||||||
узел вычислительной машины для преобразования комбинаций входных двоичных переменных в сигнал управления.
Необходимость |
такого |
узла вызвана тем, |
что информация |
в вычислительной |
машине |
представляется |
многоразрядными |
двоичными числами (словами), а выполнение действий над ними требует выработки сигналов, управляющих отдельными элементами, узлами и устройствами машины.
Дешифраторы, применяемые в ЦВМ, весьма разнообразны
имогут быть классифицированы по ряду признаков:
—по типу .используемых функциональных элементов: де шифраторы .на логических элементах и дешифраторы на запо минающих элементах;
—по числу нспользуемых выходных шин: с полным набором
выходных шин и с-неполным набором выходных шин;
— по типу физических элементов: диодные, транзисторные, диодно-транзисторные, магнитные.
Дешифраторы на логических элементах
По опособу организации логических дешифраторов разли чают: дешифраторы с параллельно включенными логическими элементами (прямоугольные), с последовательно включенными
359
