0

Лекция № 7

Счётчики с произвольным коэффициентом пересчёта

Содержание

Введение.

Учебные вопросы (основная часть):

1. Общие сведения

2. Делители с постоянными коэффициентами деления.

3. Делители с переменными коэффициентами деления.

Заключение

Литература:

1. Л1. Е.П.Угрюмов «Цифровая схемотехника», Санкт-Петербург, 2000г. с. 157-162

2. Л2. Ю.Ф.Опадчий, О.П.Глудкин, А.И.Гуров «Аналоговая и цифровая электроника», М.-Горячая линия- Телеком, 2000г. с. 599-600

3. Л4. Ю.А.Браммер. И.Н.Пашук «Импульсные и цифровые устройства», М.-Высшая школа, 1999г. с. 250-253

4. Л5. Б.А.Калабеков «Цифровые устройства и микропроцессорные системы», М.: «Горячая линия - телеком», 2000 г. с. 139-143

5. Л6. В.Н.Маркелов и др. «Основы вычислительной техники комплексов радиоэлектронного оборудования», 1990г. с. 162-164

Учебно-материальное обеспечение:

1. Полилюкс

2. Слайды

3. Плакаты

Текст лекции

Введение

Учитывая возможность построения счётчиков с произвольным коэффициентом счёта можно создавать схемы производящие деление числа импульсов. Таковыми являются счётчики-делители.

1. Общие сведения

Рассмотренные в прошлой лекции счётчики имеют коэффициент пересчёта К_СЧ=М=2ⁿ. Если на вход такого счётчика подавать последовательность импульсов, то на выходе старшего разряда будет появляться логическая 1, только через 2ⁿ входных импульсов, т.е. можно сказать что счётчик в данном случае является делителем частоты с коэффициентом деления 2ⁿ.

Делитель частоты – это устройство (цифровой узел) предназначенное для деления числа входных импульсов или частоты их следования на заданный коэффициент.

Другими словами, делитель - счётчик, частота импульсов на выходе которого кратна частоте импульсов на входе.

Коэффициент кратности (деления) называется коэффициентом счёта.

К_сч = N_вх/N_вых

Классификация.

1. По конструкции (базовым элементам):

• делители на двоичных счётчиках;

• делители на десятичных счётчиках;

• делители на регистрах сдвига;

• делители на кольцевых регистрах.

2. По коэффициенту деления:

• делители с постоянными коэффициентами деления;

• делители с переменными коэффициентами деления:

а) делители с целыми коэффициентами деления;

б) делители с дробными коэффициентами деления.

Условное обозначение.

Рис. 1

Устройство.

Делитель строиться на основе двоичных или десятичных счётчиков или регистров, на выходе подключается дешифраторное устройство.

Простейшим случаем в основе делителя лежит n-разрядный, двоичный асинхронный счётчик.

Принцип построения делителя с коэффициентами счёта <2ⁿ заключается в исключении у счётчика лишних состояний.

L=2ⁿ-K_СЧ.

2. Делители с постоянными коэффициентами деления.

Способы построения схем делителей (пересчётных устройств) с постоянным коэффициентом деления.

1. Исключение последних (избыточных) состояний счётчиков.

2. Исключение начальных (главных) состояний счётчиков.

Схема делителя с исключением последних состояний.

Устройство: В состав такого делителя входят n-разрядный асинхронный счётчик на Т-триггерах с установленными RS входами, имеющий на выходе дешифратор входа с заданными коэффициентами счёта, меньшими чем 2ⁿ и одним выходом.

Коэффициент счёта в данном счётчике К_СЧ от 0 до2ⁿ

Рис. 2

В исходном состоянии во всех разрядах счётчика записаны 0. С поступлением на вход схемы счётных импульсов состояние счётчика увеличивается до К_СЧ<2ⁿ. После поступления на вход счётчика К_СЧ -го импульса срабатывает дешифратор и формирует на выходе сигнал 1, который поступает на R входы и обнуляет счётчик. Затем повторяется цикл счёта от 0 до К. Как видим, старшее состояние счётчика от К_СЧ+1 до К_СЧ =2ⁿ исключается из цикла работы. Для предупреждения ложного срабатывания на вход S всех триггеров поступает логический 0.

Схема делителя с исключением начальных состояний.

В основе такого делителя лежит асинхронный суммирующий счётчик на JK триггерах с инверсными установочными RS входами. Минимальное количество триггеров в счётчике должно удовлетворять требованию:

2^n-1<K<2ⁿ.

Так, если необходимо построить счётчик с коэффициентами пересчёта К_СЧ= 10 следовательно n=4. Наибольший коэффициент счёта в данной схеме К_{СЧ наиб} = 16. Тогда для нашего случая лишними являются 6 состояний: от 0 до 5.

В данной схеме, кроме счётчика, в качестве дешифрирующего устройства используется элемент «И-НЕ».

Исходным состоянием при работе данного делителя является 6₁₀=0110₂. По мере поступления счётных импульсов на вход номер состояний счётчика изменяется от 6 до 16. Затем, очередной импульс переводит счётчик в 0, а на вход элемента «И-НЕ» DD1 поступает 1. 0 с выхода DD1 через инверсные входы S триггеров второго и третьего разрядов устанавливает эти разряды в 1 (в исходное состояние). Так, в конце цикла счёта в счётчике сразу же обеспечивается ненулевое начальное состояние 6₁₀=0110₂. Далее работа повторяется.

Таким образом, нулевое состояние разрядов является промежуточным. Оно существует в течении короткого времени и используется в качестве признака для выработкаи сигнала обратной связи.

Рис. 3

ВЫВОД: В делителе с постоянными коэффициентами деления коэффициент пересчёта задан жёстко на схемном уровне.

3. Делители с переменными коэффициентами деления.

Счётчики с коэффициентом счёта К_СЧ=2ⁿ могут быть использованы для построения пересчётных схем с переменным коэффициентом пересчёта К_СЧ<2ⁿ - делителей с переменным коэффициентом деления (ДПКД).

ДПКД позволяет получить коэффициент деления через 1. Например, 3-х разрядный ДПКД позволяет получить коэффициент деления от 1 до 999. Рассмотрим работу такого делителя, учитывая, что коэффициент деления равен 537.

Делитель строится на базе трёх декадных счётчиков и дополнительных элементов умножения. В этом счётчике есть выход, на котором появляется 1, когда счётчик перейдёт в состояние 10.

Рис. 4

Работа.

Делитель имеет три декады:

1. Декада единиц – переключается каждым импульсом.

2. Декада десятков – переключается каждым десятым импульсом.

3. Декада сотен – переключается каждым сотым импульсом.

Элементы DD1, DD2, DD3, DD4 играют роль дешифратора.

Так, например для нашего случая, на выходе DD1 будут 1 только тогда, когда первая декада установит цифру 7 (цифру 1 заданного коэффициента деления). Элемент DD2 выдаст 1 только тогда, когда на его входах будет тройка (число, соответствующее десятичным заданным коэффициентам деления). Элемент DD3 устанавливает единицу, когда на выходе третьей декады будет 5, т.е. число, соответствующее сотням коэффициента деления. Затем 1 с элементов DD1, DD3 умноженным элементом DD4 и на выходе подаётся 1, один раз на 537 импульсов (К_ДЕЛ). Эта 1 обнуляет все декадные счётчики.

В аппаратуре связи и управления коэффициенты деления задаются с помощью десятичных позиционных переключателей. Эти переключатели осуществляют коммутацию элементов DD1-DD3.

В современной аппаратуре используется делителей с переменным дробным коэффициентом деления ДДПКД. Дробный коэффициент пересчёта достигается за счёт использования декад долей 1-ц, 10-ов, 100-н и т.д. Кроме того, в процессе работы осуществляется усреднение целочисленных коэффициентов деления путём периодического использования то К_ДЕЛ, то К_ДЕЛ+1.

ВЫВОД: В делителе с переменным коэффициентом деления коэффициент пересчёта не задан жёстко на схемном уровне.

Заключение:

1. Делитель – это счётчик, информация с которого снимается со старшего разряда и который обнуляется после поступления на него заданного числа импульсов.

2. Наиболее широко применяется делитель с переменно-дробным коэффициентом деления.