2ДЕМУЛЬТИПЛЕКСОР 1-4
2.1Таблица истинности
Втаблице 2.1 представлена таблица истинности устройства DMX 1-4.
Таблица 2.1 – Таблица истинности DMX 1-4
|
Входы |
|
|
|
Выходы |
|
||
|
|
|
|
|
|
|
|
|
E |
a1 |
|
a0 |
F |
D3 |
D2 |
D1 |
D0 |
|
|
|
|
|
|
|
|
|
0 |
x |
|
x |
x |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
1 |
0 |
|
0 |
b0 |
0 |
0 |
0 |
b0 |
|
|
|
|
|
|
|
|
|
1 |
0 |
|
1 |
b1 |
0 |
0 |
b1 |
0 |
|
|
|
|
|
|
|
|
|
1 |
1 |
|
0 |
b2 |
0 |
b2 |
0 |
0 |
|
|
|
|
|
|
|
|
|
1 |
1 |
|
1 |
b3 |
b3 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
2.2 Формула |
|
|
|
̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅ ̅̅̅̅̅ |
|
Формула для выхода D0 будет иметь вид: |
̅̅ ̅ |
̅ ̅ |
0 = ∩ 1 ∩ 0 ∩ . |
||
|
̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿ |
|
Формула для выхода D1 будет иметь вид: |
̅̅̅̅ |
|
1 = ∩ 1 ∩ 0 ∩ . |
||
|
̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿ |
|
Формула для выхода D2 будет иметь вид: |
2 = ∩ 1 |
̅̅̅̅ |
∩ 0 ∩ . |
||
Формула для выхода D3 будет иметь вид: |
̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿ |
|
3 = ∩ 1 |
∩ 0 ∩ . |
|
2.3Функциональная схема
На рисунке 2.1 представлена функциональная схема устройства DMX 1-4.
11
Рисунок 2.1 – Функциональная схема DMX 1-4
Схема выполнена на базисе И-НЕ.
2.4Моделирование
На рисунках 2.2 и 2.3 представлено моделирование в двух режимах.
Рисунок 2.2 – Моделирование DMX 1-4 (Timing)
Рисунок 2.3 – Моделирование DMX 1-4 (Functional)
Результаты моделирования совпадают с таблицей истинности.
12
2.5Код на HDL
На рисунке 2.4 представлено описание устройства на SystemVerilog HDL.
Рисунок 2.4 – DMX 1-4 на SystemVerilog HDL
2.6Схема из RTL viewer для кода HDL
На рисунке 2.5 представлена схема для устройства DMX 1-4 из RTL viewer.
13
Рисунок 2.5 – Схема устройства из RTL viewer
2.7Моделирование устройства, описанного кодом HDL
На рисунке 2.6 представлено моделирование устройства, описанного на
HDL, в режиме Timing.
Рисунок 2.6 – Моделирование DMX 1-4, описанного на SystemVerilog HDL (Timing)
Результаты моделирования совпадают с таблицей истинности.
14
2.8Таблица истинности масштабируемого устройства
Втаблице 2.1 представлена таблица истинности масштабируемого устройства DMX 1-8.
Таблица 2.1 – Таблица истинности DMX 1-8
|
|
Входы |
|
|
|
|
|
Выходы |
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
E |
a2 |
a1 |
|
a0 |
F |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
x |
x |
|
x |
x |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
|
0 |
b0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
b0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
|
1 |
b1 |
0 |
0 |
0 |
0 |
0 |
0 |
b1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
1 |
|
0 |
b2 |
0 |
0 |
0 |
0 |
0 |
b2 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
1 |
|
1 |
b3 |
0 |
0 |
0 |
0 |
b3 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
0 |
|
0 |
b4 |
0 |
0 |
0 |
b4 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
0 |
|
1 |
b5 |
0 |
0 |
b5 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
1 |
|
0 |
b6 |
0 |
b6 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
1 |
|
1 |
b7 |
b7 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2.9Функциональная схема масштабируемого устройства
На рисунке 2.7 представлена схема устройства DMX 1-8, построенного на основе DMX 1-4.
Рисунок 2.7 – Функциональная схема DMX 1-8
15
2.10 Моделирование масштабируемого устройства
На рисунках 2.8 и 2.9 представлено моделирование DMX 1-8 в двух режимах.
Рисунок 2.8 – Моделирование DMX 1-8 (Timing)
Рисунок 2.9 – Моделирование DMX 1-8 (Functional)
Результаты моделирования совпадают с таблицей истинности.
2.11 Код на HDL масштабируемого устройства
На рисунке 2.10 представлено описание устройства на SystemVerilog
HDL.
16
Рисунок 2.10 – DMX 1-8 на SystemVerilog HDL
2.12 Схема из RTL viewer для кода HDL масштабируемого устройства
На рисунке 2.11 представлена схема для устройства DMX 1-8 из RTL
viewer.
Рисунок 2.11 – Схема устройства из RTL viewer
2.13 Моделирование масштабируемого устройства, описанного кодом
HDL
На рисунке 2.12 представлено моделирование устройства, описанного на
HDL, в режиме Timing.
17
Рисунок 2.12 – Моделирование DMX 1-8, описанного на SystemVerilog HDL (Timing)
Результаты моделирования совпадают с таблицей истинности.
18
3РЕАЛИЗАЦИЯ ФУНКЦИИ НА ОСНОВЕ МУЛЬТИПЛЕКСОРА
3.1Таблица истинности
Втаблице 3.1 представлена таблица истинности функции.
Таблица 3.1 – Таблица истинности функции
|
|
Входы |
|
Выход |
|
|
|
|
|
|
|
w |
x |
|
y |
z |
F |
|
|
|
|
|
|
0 |
0 |
|
0 |
0 |
0 |
|
|
|
|
|
|
0 |
0 |
|
0 |
1 |
0 |
|
|
|
|
|
|
0 |
0 |
|
1 |
0 |
0 |
|
|
|
|
|
|
0 |
0 |
|
1 |
1 |
0 |
|
|
|
|
|
|
0 |
1 |
|
0 |
0 |
0 |
|
|
|
|
|
|
0 |
1 |
|
0 |
1 |
0 |
|
|
|
|
|
|
0 |
1 |
|
1 |
0 |
1 |
|
|
|
|
|
|
0 |
1 |
|
1 |
1 |
1 |
|
|
|
|
|
|
1 |
0 |
|
0 |
0 |
0 |
|
|
|
|
|
|
1 |
0 |
|
0 |
1 |
1 |
|
|
|
|
|
|
1 |
0 |
|
1 |
0 |
0 |
|
|
|
|
|
|
1 |
0 |
|
1 |
1 |
1 |
|
|
|
|
|
|
1 |
1 |
|
0 |
0 |
0 |
|
|
|
|
|
|
1 |
1 |
|
0 |
1 |
1 |
|
|
|
|
|
|
1 |
1 |
|
1 |
0 |
1 |
|
|
|
|
|
|
1 |
1 |
|
1 |
1 |
1 |
|
|
|
|
|
|
19
3.2Формула
Формула для выхода F будет иметь вид: = ∩ ∩
3.3Функциональная схема
На рисунке 3.1 представлена функциональная схема устройства.
Рисунок 3.1 – Функциональная схема
3.4Моделирование
На рисунках 3.2 и 3.3 представлено моделирование в двух режимах.
20