Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

stud_curs / task / комментарии

.doc
Скачиваний:
8
Добавлен:
06.02.2015
Размер:
40.96 Кб
Скачать

Input:

A[3..0] – шина адреса

D[7..0] – шина данных, записываемых в устройство

CS – разрешение активности устройства (активный уровень – низкий, лог. «0»)

WR – строб операции записи данных в устройство (по переходу уровня из лог. «0» в лог. «1»)

RD – разрешение чтения данных из устройства (при лог. «0»)

Output:

Q[7..0] – шина данных, читаемых из устройства

Операция 1 – запись данных в регистр RA (адрес 0)

Сигнал разрешения активности CS уходит в лог. «0», выставляются данные для записи D[7..0] = 8, сигнал WR уходит в лог. «0» и по его стробу при переходе в лог. «1» данные, в соответствии с адресом и схемой подключения, записываются в регистр RA.

Операция 2 – запись данных в регистр RB (адрес 1).

Операция 3 – чтение данных по адресу 2.

Задача – преобразовать предложенную исходную схему в соответствии с заданным вариантом (см. файл «варианты.doc»)

1. Установить среду проектирования MAX+plusII (см. каталог install и файл readme.txt)

2. Открыть проект примера (см. каталог source)

3. В меню File> Project> кликнуть Set project to current file

4. Проверить работоспособность путём запуска компиляции (Ctrl + L) и последующей симуляции

работы схемы ( Ctrl + Shift + L).

5. Внести изменения в использование разрешающих сигналов чтения и записи (EN0, EN1, …) в соответствии с номером адреса, предназначенного для чтения и записи используемых регистров и результата логической функции. Номера адресов взять из таблицы вариантов (см. файл «варианты»).

6. Реализовать логическую функцию Y в соответствии с указанной в таблице вариантов.

7. Проверить работоспособность путём запуска компиляции (Ctrl + L) и последующей симуляции

работы схемы ( Ctrl + Shift + L).

8. Отразить в отчёте о проделанной работе последовательности операций при создании схемы (работа со схемным редактором, компилирование, симуляцию результатов).

9. Привести схему в соответствии с вариантом.

10. Привести временную диаграмму моделирования, в которой реализовать операции записи и чтения внутренних регистров, порта внешних дискретных входов, чтения блока логической функции.

11. Подготовить к защите вариант схемной реализации блокировки определённой операции при выполнении указанного условия (последние 2 столбца таблицы вариантов).

Вариант определяется начиная с 1го по списку в первой группе и далее в следующих группах по остаточному принципу, т. е. без перекрытия вариантов.

Соседние файлы в папке task