102. Блок-схема автогенератора имеет вид:

2

Баллов: 1

Как влияет отрицательная обратная связь на АЧХ усилителя:

Выберите один ответ.

Коэффициент усиления уменьшается, полоса пропускания расширяется, уровень частотных искажений уменьшается

Верно

Баллов за ответ: 1/1.

3

Баллов: 1

Выбрать правильный вариант значения, которое может принимать коэффициент обратной связи:

Выберите один ответ.

β≤1

Верно

Баллов за ответ: 1/1.

4

Баллов: 1

Сколько каскадов  должно быть в усилителе для  автогенератора LC-типа?

Выберите один ответ.

1

Верно

Баллов за ответ: 1/1.

5

Баллов: 1

:[html]Указать правильную зависимость Uвых.ос от глубины ОС:

Выберите несколько ответов.

	Чем больше глубина ОС, тем меньше Uвых.ос;
	Чем меньше глубина ОС, тем больше Uвых.ос;

Верно

Баллов за ответ: 1/1.

7

Баллов: 1

Какими элементами создается обратная связь по току в УНЧ

Выберите один ответ.

		Rэ

Верно

Баллов за ответ: 1/1.

9

Баллов: 1

Как изменится амплитуда выходного сигнала на СЧ, если увеличить значение сопротивления нагрузки (Rн)?

Выберите один ответ.

увеличится

Верно

Баллов за ответ: 1/1.

10

Баллов: 1

Условие баланса амплитуд требует:

Выберите один ответ.

			чтобы общий коэффициент передачи по замкнутой петле обратной связи был больше единицы для возникновения и нарастания амплитуды колебаний и равен единице для установившегося режима.

Верно

Баллов за ответ: 1/1.

12

Баллов: 1

Принципиальная схема автогенератора с мостом Вина имеет вид:

Выберите один ответ.

Верно

Баллов за ответ: 1/1.

14

Баллов: 1

Принципиальная электрическая схема усилителя с отрицательной обратной связью по переменному напряжению имеет вид:

Выберите один ответ.

Верно

Баллов за ответ: 1/1.

15

Баллов: 1

Как влияет отрицательная обратная связь на коэффициент усиления усилителя?

Выберите один ответ.

Коэффициент усиления усилителя уменьшается

Верно

Баллов за ответ: 1/1.

16

Баллов: 1

Как изменятся линейные искажения на НЧ, если уменьшить значение сопротивления нагрузки (Rн)?

Выберите один ответ.

увеличится

Верно

Баллов за ответ: 1/1.

17

Баллов: 1

Как изменятся линейные и нелинейные искажения для УНЧ на ВЧ, если верхняя граничная частота полосы пропускания увеличилась?

Выберите один ответ.

нелинейные искажения уменьшатся; линейные искажения увеличатся

Верно

Баллов за ответ: 1/1.

20

Баллов: 1

Выбрать значение генератора тока в схеме замещения УНЧ:

Выберите один ответ.

Iк~=βIб~

Верно

Баллов за ответ: 1/1.

22

Баллов: 1

С каких элементов УНЧ снимается напряжение обратной связи по напряжению

Выберите один ответ.

				с нижнего плеча делителя выходного напряжения

Верно

Баллов за ответ: 1/1.

23

Баллов: 1

Как влияет положительная обратная связь на АХ усилителя:

Выберите один ответ.

			Уровень шумов увеличивается, динамический диапазон усиления уменьшается, коэффициент усиления увеличивается, т.к. увеличивается тангенс угла наклона характеристики, уровень нелинейных искажений увеличивается

Верно

Баллов за ответ: 1/1.

24

Баллов: 1

Как изменится амплитуда выходного сигнала на СЧ, если увеличить значение сопротивления коллектора (Rк)?

Выберите один ответ.

увеличится

Верно

Баллов за ответ: 1/1.

25

Баллов: 1

Для возникновения и существования колебаний в автогенераторе требуется выполнение следующих условий:

Выберите один ответ.

				К•β+≥1 – баланс амплитуд ∑φi=2•π•n – баланс фаз

Верно

Баллов за ответ: 1/1.

Начало формы

Конец формы

Начало формы

Конец формы

1

Баллов: 1

Какими символами обозначаются дешифраторы на принципиальных схемах

Выберите один ответ.

	DC

Верно

Баллов за ответ: 1/1.

2

Баллов: 1

Какие функции выполняет дешифратор (декодер)

Выберите один ответ.

	преобразование двоичного кода числа в десятичную форму

Верно

Баллов за ответ: 1/1.

3

Баллов: 1

Как вводится информация в парафазный регистр

Выберите один ответ.

	в прямом и обратном (инверсонм) коде числа

Верно

Баллов за ответ: 1/1.

4

Баллов: 1

Сколько выходов имеет дешифратор, если число его входов равно 4?

Выберите один ответ.

	16

Верно

Баллов за ответ: 1/1.

5

Баллов: 1

Какой вход  RS-триггеров с инверсным управлением служит для установки триггера в "единицу"

Выберите один ответ.

	неS

Верно

Баллов за ответ: 1/1.

7

Баллов: 1

Выбрать правильный вариант схемы  сдвигового регистра со сдвигом вправо

Выберите один ответ.

Верно

Баллов за ответ: 1/1.

8

Баллов: 1

На каком выходе дешифратора будет действовать активный логический уровень, если входные сигналы соответственно равны: X3=0, X2=1, X1=0, X0=1

Выберите один ответ.

	на пятом

Верно

Баллов за ответ: 1/1.

9

Баллов: 1

Что такое дополнительный код числа, представленного в виде двоичного кода

Выберите один ответ.

	инверсия вычитаемого + добавление единицы в младший разряд

Верно

Баллов за ответ: 1/1.

10

Баллов: 1

Дать определение триггера

Выберите один ответ.

	это логическая схема, представляющая собой цифровой элемент с двумя устойчивыми состояниями, в каждом из которых может находится бесконечно долгое время

Верно

Баллов за ответ: 1/1.

11

Баллов: 1

Чем отличается JK-триггер от RS-триггера

Выберите один ответ.

	отсутствием запрещенных состояний входных сигналов

Верно

Баллов за ответ: 1/1.

12

Баллов: 1

Если сигналы на адресных входах мультиплексора соответственно равны А1=1, А0=1, какой сигнал будет действовать на прямом выходе Q?

Выберите один ответ.

	D3

Верно

Баллов за ответ: 1/1.

13

Баллов: 1

Для чего используется двухтактная схема построения триггеров

Выберите один ответ.

	для улучшения помехозащищенности

Верно

Баллов за ответ: 1/1.

14

Баллов: 1

Выбрать правильный вариант схемы последовательного  регистра

Выберите один ответ.

Верно

Баллов за ответ: 1/1.

15

Баллов: 1

Если сигналы на адресных входах демультиплексора соответственно равны А1=0, А0=1, какой сигнал будет действовать на прямом выходе Q2?

Выберите один ответ.

	0

Верно

Баллов за ответ: 1/1.

16

Баллов: 1

Если на входе X5 шифратора действует активный логический уровень (логическая единица), какие сигналы будут действовать на выходах?

Выберите один ответ.

	Q0=1, Q1=0, Q2=1, Q3=0

Верно

Баллов за ответ: 1/1.

17

Баллов: 1

На каких логических схемах строятся параллельные регистры

Выберите один ответ.

	на однотактных RS и DC-триггерах

Верно

Баллов за ответ: 1/1.

19

Баллов: 1

Для чего используется двухтактная схема построения триггеров

Выберите один ответ.

	для улучшения помехозащищенности

Верно

Баллов за ответ: 1/1.

20

Баллов: 1

Как вводится информация в последовательный регистр

Выберите один ответ.

	поочередно, разряд за разрядом, обычно начиная с младшего

Верно

Баллов за ответ: 1/1.

21

Баллов: 1

При поступлении какого сигнала Т-триггер устанавливается в "1"

Выберите один ответ.

	по заднему фронту входного нечетного импульса

Верно

Баллов за ответ: 1/1.

22

Баллов: 1

По способу записи информации триггеры подразделяются на: 1. синхронные; 2. асинхронные.

Ответ:

Верно

Верно

Баллов за ответ: 1/1.

23

Баллов: 1

Назначение регистров

Выберите один ответ.

	Прием, хранение и выдача информации ,представленной в двоичном коде

Верно

Баллов за ответ: 1/1.

25

Баллов: 1

Как вводится информация в параллельный регистр

Выберите один ответ.

	одновременно всеми разрядами

Верно

Баллов за ответ: 1/1.

26

Баллов: 1

Какой вход  RS-триггеров с инверсным управлением служит для установки триггера в "единицу"

Выберите один ответ.

	неS

Верно

Баллов за ответ: 1/1.

это такая обратная связь, у которой источник входного напряжения и источник, образующий , включены параллельно относительно входных зажимов усилителя без ОС

LC и RC

не изменится

Для преобразования постоянного напряжения в переменное определенной формы и частоты

Чем меньше глубина, тем меньше искажения;

Чем больше глубина, тем меньше искажения;

Чем больше глубина, тем больше искажения;

Чем меньше глубина, тем больше искажения;

это такая обратная связь, у которой напряжение ОС пропорционально Uвых усилителя

уменьшится

это обратная связь, охватывающая один каскад в усилителе

уменьшится

2

уменьшив Ср

Коэффициент усиления усилителя уменьшается

β≤1

Если часть его энергии с выхода поступает снова на вход

Iк~=βIэ~

ПОС: (Uвх+Uос)•К ООС: (Uвх-Uос)•К

2

для использования обратных связей

T = 0,7(Rб1 C2 + Rб2 C1)

диодом, включенным между коллектором и емкостью

объединить входы J и К, подать на них "1"

отсутствием запрещенных состояний входных сигналов

≥2,4 В

S

C1•(rбэ2+Rк1)

Состояние триггера определяется в зависимости от значения входных сигналов, поступающих на счетные входы триггера

S=0 R=1

R

импульсный генератор, счетчик реверсивный, компаратор, ЦАП

D2

в прямом или обратном (инверсонм) коде числа

в прямом или обратном (инверсонм) коде числа

это логическая схема, представляющая собой цифровой элемент с двумя устойчивыми состояниями, в каждом из которых может находится бесконечно долгое время

на логических элементах И-НЕ, ИЛИ-НЕ

поочередно, разряд за разрядом, обычно начиная с младшего

CD

отсутствием запрещенных состояний входных сигналов

это комбинационное логическое устройство, предназначенное для управляемой передачи данных от одного источника информации в несколько выходных каналов

объединить входы J и К, подать на них "1"

R

это комбинационное логическое устройство, предназначенное для преобразования чисел из двоичной системы счисления в десятичную

4 И + 2 НЕ + 1 ИЛИ

на триггерах

инвертируются и входные и соответствующие им выходные сигналы

D1

4

по способу снятия информации с выходов регистра

по способу подачи числа в регистр

по знаку числа в регистре

по форме представления числа

по способу представления числа

по числу каскадов или триггеров в регистре

однорегистровые сумматоры

уменьшается в два раза

адресных запоминающих устройств

безадресных запоминающих устройств

преобразователей и генераторов гармонических колебаний

преобразователей и генераторов кодов

устройств, предназначенных для ускорения передачи цифровой информации

устройств временной задержки информации

JK-триггер, так как может работать в режимах Т-триггера, DC-триггера и SCR-триггера

D-триггер, так как имеет задержку сигнала

SCR-триггер, так как используется при построении всех двухтактных триггеров

Т-триггер, так как может работать в счетном режиме

S=0 R=0

по переднему фронту входного нечетного импульса

это такая обратная связь, у которой источник входного напряжения и источник, образующий , включены параллельно относительно входных зажимов усилителя без ОС

Чем больше глубина ОС, тем меньше Uвых.ос;

Чем меньше глубина ОС, тем больше Uвых.ос;

это такая обратная связь, у которой источник входного напряжения и источник, образующий , включены последовательно относительно входных зажимов усилителя без ОС

увеличится

Чем меньше глубина ОС, тем меньше Uос;

Чем больше глубина ОС, тем больше Uос;

это обратная связь, охватывающая один каскад в усилителе

Для преобразования постоянного напряжения в переменное определённой частоты.

Для преобразования постоянного напряжения в переменное определенной формы и частоты

увеличится

соединить выход неQ со входом D, создав обратную связь

S=1 R=0

S=1 R=1

для улучшения помехозащищенности

это логическая схема, представляющая собой цифровой элемент с двумя устойчивыми состояниями, в каждом из которых может находится бесконечно долгое время

4

Q0=1, Q1=1, Q2=1, Q3=0

S=1 R=1

это комбинационное логическое устройство, предназначенное для управляемой передачи данных от одного источника информации в несколько выходных каналов

16

на двухтактных DC и JK-триггерах

по заднему фронту входного нечетного импульса

D2

отсутствием запрещенных состояний входных сигналов

неS=0 неR=1

на логических элементах И-НЕ, ИЛИ-НЕ

в прямом и обратном (инверсонм) коде числа

устройств временной задержки информации

безадресных запоминающих устройств

преобразователей и генераторов кодов

отсутствием запрещенных состояний входных сигналов

4 ИЛИ

поочередно, разряд за разрядом, обычно начиная с младшего

Rэ

Значением напряжения источника питания

К•β+≥1 – баланс амплитуд ∑φi=2•π•n – баланс фаз

это обратная связь, в которой напряжение входное и напряжение обратной связи находятся в противофазе, т.е. вычитаются

уменьшится

уменьшив Со

увеличится

Чем больше глубина ОС, тем меньше Uвых.ос;

Чем больше глубина ОС, тем больше Uвых.ос;

Чем меньше глубина ОС, тем меньше Uвых.ос;

Чем меньше глубина ОС, тем больше Uвых.ос;

1

увеличится

это обратная связь, охватывающая один каскад в усилителе

Чем больше глубина ОС, тем больше Uос;

Чем меньше глубина ОС, тем меньше Uос;

Для преобразования постоянного напряжения в переменное определенной формы и частоты

С помощью делителя R1 и R2, подключаемых к Ек

Уровень шумов уменьшается, динамический диапазон усиления увеличивается, коэффициент усиления уменьшается, т.к. уменьшается тангенс угла наклона характеристики, уровень нелинейных искажений уменьшается

Коэффициент усиления уменьшается, полоса пропускания расширяется, уровень частотных искажений уменьшается

это обратная связь, в которой напряжение входное и напряжение обратной связи находятся в фазе, т.е. складываются

1 и 2

увеличится

S=1 R=0

насыщения

S=0 R=1

для уменьшения переднего фронта

Состояние триггера определяется в зависимости от значения сигнала на прямом выходе (Q)

по переднему фронту входного нечетного импульса

это триггер, который кроме информационных входов имеет дополнительный синхровход С

неS=0 неR=0

по заднему фронту входного нечетного импульса

Заряда конденсатора подключенного к коллектору соответствующего транзистора

инверсия

конъюнкция

диодом, включенным в цепь разряженного конденсатора

менее положительному

объединить входы J и К, подать на них "1"

ПЗУ

0

CD

за счет создания обратных связей с Q2 на R1 и неQ2 на S1

на однотактных RS и DC-триггерах

на втором

в прямом или обратном (инверсонм) коде числа

R

S

0

при С=1 разрешено изменять состояние триггера на выходе

D

на логических элементах И

это логическая схема, представляющая собой цифровой элемент с двумя устойчивыми состояниями, в каждом из которых может находится бесконечно долгое время

в старший разряд, начиная с младшего

Прием, хранение и выдача информации ,представленной в двоичном коде

S=0 R=1

с помощью представления вычитаемого в виде дополнительного кода

S=1 R=0

неS=0 неR=0

соединить входы J и К, включив между ними инвертор

преобразование в дополнительный код

преобразование хранимого в регистре числа из последовательной формы в параллельную и наоборот

сдвиг хранимого в регистре числа вправо или влево

сдвиг хранимого в регистре числа по фазе

выполнять арифметические операции;

временно хранить информацию;

предотвращать буферизацию внешних линий;

ускоренно выбирать команды из памяти;

управлять прерываниями;

положительное

четное

контроллер прямого доступа к памяти

АЛУ

буферный регистр

регистр А

WRO

DBIN

RDY

INT

SYNC

HLDA

F1

F2

INTA

WAIT

RDY

INT

–WR

RDY

INTA

INT

WI

1001

0001

1101

1011

1111

Центральный процессор

Программируемый параллельный интерфейс

Контроллер прерывания или внешнее устройство

Контроллер прямого доступа к памяти

3

9

15

14

1

КР580ВТ57

КР580ВВ55

КР580ВВ51

КР580ВА86

КР580ВН28(29)

КР580ВН59

КР580ВИ53

INT

F2

RDY

WRO

SYNC

HLD

WAIT

DBIN

INTA

HLDA

INTA

HLDA

WT

WR

DBIN

WAIT

RDY

INT

SYNC

WRO

HLDA

F2

8

64

16

32

8

16

80

128

32

адрес следующей команды

число команд микропроцессора

адрес стековой области памяти, к которой сделано последнее обращение

адрес начала программы

Data Bus

Adress Bus

Control Bus

Contro Panel

00001100

INTA

INT

MOV

HLDA

HLD

–WR

RDY

WAIT

КР580ВН59

КР580ВА86

КР580ВН28(29)

КР580ВТ57

КР580ВВ55

КР580ВИ53

КР580ВВ51

00001100

00001101

00010000

00000010

RES

A0

CLK

A1

4

8

16

6

10

РС

D0..D7

РА

РВ

-повышения нагрузочной способности выходных линий микропроцессора; -буферизации своих выходных линий; -организации обмена данными в одном из двух направлений.

-повышения нагрузочной способности выходных линий микропроцессора; -буферизации своих выходных линий; -временного хранения данных.

-фиксации слова состояния микропроцессора; -буферизации своих выходных линий; -повышения нагрузочной способности выходных линий; -формирование сигналов управления памятью и внешними устройствами

WR

HLT

INTA

HLDA

WT

мультиплексированные

фиксированными

однонаправленными

двунаправленными

ряд регистров в составе микропроцессора;

небольшую часть оперативной памяти, используемую для хранения служебной информации;

часть постоянной памяти;

буферные регистры шины данных;

кэш-память ограниченного объема;

-повышения нагрузочной способности выходных линий микропроцессора; -буферизации своих выходных линий; -временного хранения данных.

-фиксации слова состояния микропроцессора; -буферизации своих выходных линий; -повышения нагрузочной способности выходных линий; -формирование сигналов управления памятью и внешними устройствами

-повышения нагрузочной способности выходных линий микропроцессора; -буферизации своих выходных линий; -организации обмена данными в одном из двух направлений.

0Ch

0Dh

0Ah

0Bh

ввод/вывод со стробированием. В данном режиме порты А и В служат для передачи данных, а по линиям порта С передаются управляющие сигналы. Свободные линии порта С также служат для передачи данных.

ввод/вывод данных. В данном режиме данные записываются в ВУi или читаются (в зависимости от сигнала управления), проходя через порты А, В или С (поочередно). Дополнительные сигналы управления не формируются.

режим двунаправленного обмена. В данном режиме канал В не работает, передача данных происходит через канал А поочередно в двух направлениях. Необходимые управляющие сигналы передаются по линиям порта С.

ADD 0901

ADI 0B

SUI 0B

ADD B

SUB B

WR/RD

D0-D7

A0

IRQi

INTA

1. Режим фиксированных приоритетов (режим полного вложения подпрограммы обслуживания прерываний); 2. Режим циклического сдвига приоритетов «А»; 3. Режим циклического сдвига приоритетов «В»; 4. Режим специального маскирования; 5. Режим последовательного программного опроса.

1. Нулевой режим; 2. Первый режим; 3. Второй режим.

1. Состояние захвата шин. 2. Состояние прерывания. 3. Состояние ожидания. 4. Состояние останова.

CS

GATE0 - GATE2

D0-D7

WR/RD

A1-A0

для задания временных интервалов в микропроцессорных системах

для организации обмена данными между микропроцессором и внешними устройствами

для обработки информации и управления

а. осуществления фиксации запросов на прерывание от восьми внешних источников; б. программного маскирования поступивших запросов; в. присвоения фиксированных или циклически изменяемых приоритетов входам контроллера; г. формирования кода операции CALL и двухбайтного адреса перехода на подпрограмму обслуживания прерываний; д.последовательного опроса внешних устройств для выявления внешнего устройства, нуждающегося в обмене.

вход разрешения на прерывание

выбор ячейки регистра управляющего слова для записи

вход поступающих запросов на прерывание

выбор ведомого контроллера

генерации сигналов синхронизации

задания временных интервалов

генерации сигналов запись/чтение

расчета времени работы микропроцессора

CS (инв)

SP (инв)

A0

RD (инв)

IR6

IR3

IR0

IR7

10

8

16

9

имеется общая шина, к которой подключается 3 основных блока: процессор, память, устройства ввода/вывода

имеющиеся шины: шина команд и шина данных разделяются, при этом наблюдается повышение быстродействия системы

КР580ВТ57

КР580ВА86

КР580ВВ55

КР580ВН59

КР580ВН28(29)

КР580ИР82