- •Методические указания
- •2. Критерии оценки курсовой работы
- •3. Исходные данные по курсовой работе
- •4. Содержание расчетно-пояснительной записки
- •5. Общие рекомендации по разработке разделов расчетно-пояснительной записки
- •5.1. Рекомендации по формированию раздела 1 пояснительной записки.
- •5.2. Рекомендации по формированию раздела 2 пояснительной записки.
- •5.3. Рекомендации по формированию раздела 3 пояснительной записки.
- •5.4. Рекомендации по формированию раздела 4 пояснительной записки.
- •6. Рекомендуемая литература
- •Содержание. Лист
- •Введение. Контроллер шины isa-Lpt
- •1. Обзор системной (материнсукой) платы Intel 430vx.
- •Схемотехнические решения рс
- •1. Конвейерная кэш второго уровня. (l2 cache).
- •2. Контроллер памяти.
- •3. Порт agp.
- •4. Шина рсi.
- •1. Контроллер прерываний.
- •2. Каналы ide.
- •3. Микросхема "Super I/o".
- •5. Память установок bios и часы реального времени (cmos).
- •6. Перезаписываемая микросхема bios.
- •2. Исследование принципиальной схемы контроллера isa-Lpt.
- •2.1. Разработка блока буферизации сигналов магистрали.
- •2.2. Разработка блока селектора адреса.
- •2.3. Разработка блока асинхронного обмена по isa.
- •3. Описание протоколов обмена данными по шине isa.
- •3.1. Особенности шины isa.
- •3.2. Сигналы шины isa.
- •3.3. Адреса портов доступа шины isa.
- •3.4. Адресное пространство шины isa.
- •3.5. Поддерживаемые аппаратные прерывания шины isa.
- •3.6. Электрические характеристики линий шины isa.
- •3.7. Описание временных диаграмм входных и выходных сигналов и протоколов обмена данными по шине isa, используемых в разрабатываемом интерфейсе.
- •4. Рассмотрение основных программ или функций bios для обеспечения
- •4.1. Разработка программ-драйверов и тестирующих программ.
- •4.2. Разработка прикладной программы использования контроллера
- •4.3. Рекомендации по наладке контроллера параллельного обмена.
2.2. Разработка блока селектора адреса.
Второй основной интерфейсной функцией УС, работающего в режиме программного обмена, является селектирование или дешифрация адреса. Эту функцию выполняет узел, называемый селектором адреса, который должен выработать сигналы, соответствующие выставлению на шине адреса магистрали кода адреса, принадлежащего данному УС, или одного из зоны адресов данного УС. Обобщенная схема селектоpa адреса для УС, работающего как устройство ввода/вывода, показана на рис. 2.4.. Здесь шина А — это шина адреса магистрали, шина AS — внутренняя шина УС, на которой присутствует код, сравниваемый с адресом магистрали, ADR — выходные сигналы селектора адреса, формируемые при обращении по магистрали к данному УС.
Рис.2.3. Варианты построения приемопередатчиков данных.
Для упрощения схемы УС допускается часть линий отбросить, не заводить на селектор адреса. При этом важно, чтобы адреса проектируемого УС не перекрывались с адресами, занятыми другими устройствами компьютера. Наиболее часто отбрасывают младшие разряды адреса.
Рис. 2.4. Структурная схема селектора адреса.
Выбираем для нашего УС свободную зону из 16 адресов в пространстве устройств ввода/вывода 360... 36F. Наше УС должно иметь 4 адреса для 8-разрядного обмена. Тогда мы можем каждому адресу УС поставить в соответствие четыре магистральных адреса (то есть шестнадцать адресов выбранной зоны разделили на четыре адреса УС и получили четыре). Тогда на селектор адреса можно завести не 10, а только 8 адресных линий (SA2 ... SA9), отбросив два младших адреса. При этом первому адресу УС будут соответствовать магистральные адреса 360 ... 363. При обращении к любому из них селектор адреса будет распознавать первый адрес УС.
Помимо сигналов, показанных на рис. 2.4, на селектор адреса часто подают сигнал AEN, который при этом используется для запрещения выработки выходных сигналов. То есть если по магистрали идет прямой доступ к памяти, то устройство ввода/вывода (в нашем случае — УС) должно быть обязательно отключено от магистрали и не должно реагировать на выставляемые на шине адреса коды (мы говорим об УС, ориентированных только на программный обмен).
Самое простое решение при построении селектора адреса — использование только микросхем логических элементов. Например, на рис. 2.5 показана схема, реагирующая на единственный адрес 3CF.
Рис.2.5.
Селектор адреса на
логических
элементах.
Наиболее универсальными являются селекторы адреса на базе ППЗУ. В данном случае селектируемый адрес (или селектируемые адреса) зависит не от схемотехнических решений и не от кода, задаваемого переключателями, а от микропрограммы ППЗУ. Такой подход обеспечивает, как правило, малые аппаратурные затраты, а также простую реализацию выбора нескольких адресов или зон адресов. Изменить селектируемый адрес (или адреса) можно заменой или перепрошивкой ППЗУ, устанавливаемого в контактирующее устройство (сокет).
На рис. 2.6 показана схема селектора адреса на одной микросхеме ППЗУ (нулевой разряд адреса SAO не задействован, a SA9 всегда должен быть равен нулю).
Возможно также комбинирование ППЗУ с другими микросхемами, например, с дешифраторами или компараторами кодов. Малые входные токи микросхем ППЗУ позволяют отказаться от входных буферов адреса. Задержка микросхем ППЗУ не превышает 56 ... 80 не. Если необходимо обрабатывать больше разрядов адреса, чем имеется адресных входов у микросхем ППЗУ, то их можно каскадировать.
Рис.
2.6.
Селектор адреса на ППЗУ.
