3. Комплексная сборка и отладка проекта.
3.1. Включение новых модулей и сигналов в состав блока ЦУУ – unidrive.bdf.
В данной схеме unidriv’a сигналы одинакового функционального назначения вырабатываются разными модулями. Поэтому им даны имена отличные друг от друга (но похожие!): sel1nIP, sel2nIP и т.д. Эти сигналы объединяются логикой ИЛИ/И для получения общего управляющего сигнала selnIP. Также oenROM = oe1nROM AND oe2nROM.
2.9. Апдейт unidrive в схеме notecomp.bdf
Замечание. Заединиченные входы selnAR и selnIR будут задействованы при разработке системы команд для notecomp.
4.. Тестирование проекта.
4.1. Создание схемы тестируемого объекта notecmp.bdf.
Она может быть получена из схемы notecomp.bdf путём удаления всех промежуточных выходных сигналов изменения пина ADR[7..0] на bidir. Вот схема тестирования notecmpt.bdf с временной диаграммой notecmpt.vwf.
4.2. Представление-демонстрация работы проекта notecmpt.bdf преподавателю и подготовка ответов на контрольные вопросы.
Контрольные вопросы к лаб. 5.0
-
Что такое «фаза выборки команды»? Какие действия она предусматривает?
-
Что такое «фаза выборки операнда»? Какие действия она предусматривает?
-
Для чего в мУК установлен регистр IP?
-
Для чего в мУК установлен регистр IR?
-
Для чего в мУК установлен регистр AR?
-
Как осуществляется переход от команды к команде в мУК?
-
Каковы преимущества и недостатки трёхшинной архитектуры ЭВМ?
-
В мУК используются два вида ЗУ: РАМ и РОМ. Относится ли мУК к гарвардскому типу ЭВМ?
-
Изобразите схемы объединения сигналов на общую шину.
ДОПОЛНИТЕЛЬНОЕ (НЕОБЯЗАТЕЛЬНОЕ) ЗАДАНИЕ
1. Переработка проекта по индивидуальному варианту реализации отдельных узлов и модулей notecomp.bdf, представленных в таблице 1.
ВАРИАНТЫ ЗАДАНИЙ К ЛАБОРАТОРНОЙ РАБОТЕ № 5
|
№ вар. |
Resclk |
Puskclk |
Clkin |
Cnt4dca |
Favybrx |
Вариант *.scx |
|
1 |
DFF |
TTFE |
Nandltch |
7468 + 74137 |
Enadff |
ДДК |
|
2 |
DFFE |
TTF |
Norltch |
7469 + 74138 |
T470 |
ДКД |
|
3 |
LATCH |
SRFE |
Enadff |
7490 + 74139 |
7471 |
КДД |
|
4 |
JKFF |
SRF |
7470 |
7492 + 74154 |
7472 |
ККД |
|
5 |
JKFE |
JKFE |
7471 |
74160 + 74155 |
7473 |
КДК |
|
6 |
SRF |
JKF |
7472 |
74168 + 74156 |
7474 |
ДКК |
|
7 |
SRFE |
LATCH |
7473 |
74169 + 7493 |
7476 |
ДДД |
|
8 |
TTF |
DFFE |
7474 |
74196 + 16mux |
7478 |
ККК |
|
9 |
TTFE |
DFF |
7475 |
741196+16ndmux |
74107 |
КККД |
2. Разработка модуля favybord.gdf – модуля управления выдачей операндов из RAM
Схемное построение и поведение этого модуля аналогичны двум предыдущим: favyborc и favybora.gdf. Для управления нужна четвёрка сигналов: Dca8 – Dca10, DCb10.
Сигнал selnAR = Dca8 – Dca10 разрешает выдачу с регистра AR адрес операнда на шину адреса ADR[7..0].
Сигнал oenRAM = Dca9 – Dca10 разрешает выдачу данных – самого операнда из РАМ-ЗУ – на шину данных ДАТ[7..0].
Сигнал DRclkn = Dca10 записывает данные с шины данных в регистр DR.
Сигнал DCb10 заканчивает фазу favybord (сбрасывает триггеры выработки сигналов selnAR и oenRAM.
3. Продемонстрировать выборку операндов из RAM.