F3 = x2 x1x4 x3 + x1x2 x3 x4 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 =

= x1x4 x2 (x3 + x3 )+ x1x3 x4 (x2 + x2 )+ x1x2 x4 (x3 + x3 )+ x1x3 x4 (x2 + x2 )+ x3 x1x2 (x4 + x4 )+ + x1x3 x2 (x4 + x4 )+ x3 x1x2 (x4 + x4 )+ x2 x1x3 (x4 + x4 ) = x1x4 x2 + x1x3 x4 + x1x2 x4 + x1x3 x4 +

+ x1x3 x2 + x3 x1x2 + x3 x1x2 + x1x2 x3 = x1x4 (x2 + x2 )+ x1x4 (x3 + x3 )+ x3 x2 (x1 + x1 )+ x1x3 (x2 + x2 )= = x4 x1 + x1x4 + x2 x3 + x1x3 = x4 (x1 + x1 )+ x2 x3 + x1x3 = (x4 + x2 x3 )+ x1x3 = (x4 x2 x3 )+ x1x3 =

= x4 x2 x3 ×x1x3 = x4 x1x3 × x2 x3.

F4 = x2 x1x4 x3 + x1x2 x3 x4 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 + x2 x1x4 x3 =

= x1x4 x2 (x3 + x3 )+ x1x3 x4 (x2 + x2 )+ x1x2 x4 (x3 + x3 )+ x1x3 x4 (x2 + x2 )+ x3 x1x2 (x4 + x4 )+ + x1x3 x2 (x4 + x4 )+ x3 x1x2 (x4 + x4 )+ x2 x1x3 (x4 + x4 ) = x1x4 x2 + x1x3 x4 + x1x2 x4 + x1x3 x4 +

+ x1x3 x2 + x3 x1x2 + x3 x1x2 + x1x2 x3 = x1x4 (x2 + x2 )+ x1x4 (x3 + x3 )+ x3 x1(x2 + x2 )+ x2 x3 (x1 + x1 ) = = x4 x1 + x1x4 + x2 x3 + x1x3 = x4 (x1 + x1 )+ x1x3 + x2 x3 = (x4 + x1x3 )+ x2 x3 = (x4 x1x3 )+ x2 x3 =

= x4 x1x3 ×x2 x3 = x4 x1x3 × x2 x3.

19.2 Регистры

Регистрами называют функциональные узлы, предназначенные для приёма,

хранения, передачи и преобразования информации.

В зависимости от способа записи информации(кода числа) различают парал-

лельные, последовательные и параллельно-последовательные регистры.

Параллельные регистры. В параллельных регистрах запись двоичного числа

(слова) осуществляется параллельным кодом, т. е. во все разряды регистра одно-

временно.

Их функция сводится только к приёму, хранению и передаче информации

(двоичного числа).

Считывание кода из регистра может производиться многократно без разруше-

ния информации. Параллельный N-разрядный регистр состоит изN триггеров,

каждый из которых имеет информационный вход, на которые и подаётся вход-

ная информация.

Установка выходов регистра в состояния, соответствующие состояниям информационных входов, производится при воздействии импульса синхрониза-

ции (тактирующего) на соответствующий управляющий вход.

Регистры могут иметь отдельный управляющий вход переустановки выходных состояний в нулевое значение («R», переустановка, обнуление).

При построении параллельных регистров наибольшее применение полу-

чили D-триггеры (триггер-«защёлка»), позволяющие выполнять параллельные ре-

гистры на малом количестве элементов.

Полупроводниковая элементная база, выпускаемая электронной промышлен-

ностью, имеет в своём составе многоразрядные параллельные регистры(рису-

нок 19.7, 19.8) или позволяет изготавливать их на интегральных схемах малой сте-

пени интеграции.

Рисунок 19.9 – Последовательный 4-хразрядный однотактный регистр

Первая ячейка регистра относится к его младшему разряду, четвертая – к

старшему. При таком расположении разрядов запись числа в регистр производит-

ся начиная со старшего разряда числа.

При обратном расположении разрядов в регистре запись числа должна начи-

наться с его младшего разряда. Тактовые импульсы подаются на все триггеры

ячеек одновременно. Их воздействие направлено на переключение триггеров из со-

стояния «1» в состояние «0» с записью единицы в триггер следующей ячейки.

На рисунке 19.9 приведены временные диаграммы, иллюстрирующие процесс записи инфор-

мации в регистр. В качестве примера взят код 1011, соответствующий числу 11. Перед записью информации регистр устанавливают в состояние"0". Для этого в отсутствие сигнала на входе по-

дается серия тактовых импульсов с числом импульсов, равным количеству разрядов в регистре.

При записи информации одновременно с поступлением кода числа подаются тактовые импульсы.

Тактовыми импульсами осуществляется продвижение информации от младшего разряда регистра к старшему. В результат после четвертого тактового импульса ячейки регистра принимают состояния,

соответствующие коду принятого четырехразрядного числа.

Операция считывания информации из последовательного регистра может быть проведена в параллельном или последовательномкоде. Для передачи ин-

формации в параллельном коде используют выходы разрядов регистра.

Таким образом, последовательный регистр позволяет осуществить опера-

цию преобразования последовательного кода в параллельный. Считывание ин-

формации в последовательном коде реализуется подачей серии тактовых импульсов.

В последовательном регистре записанное число может бытьсдвинуто так-

товыми импульсами на один или несколько(k) разрядов. Операции сдвига со-

ответствуют умножению числа на 2k.

Например, сдвиг кода 0010 числа 2 на один разряд дает код0100 (число 4), на

два разряда – код 1000 (число 8).

При реализации однотактных регистров сдвиганеобходимо учитывать сле-

дующее обстоятельство. В этих регистрах тактовые импульсы воздействуют на перевод в состояние «0» триггеров всех разрядов одновременно.

Поэтому в однотактных регистрах должна быть решена задача разделения во времени (по меньшей мере на длительность тактовых импульсовtи,) операций счи-

тывания единицы с триггера каждого разряда и ее переписи в триггер следу- ю

щего разряда.

В противном случае перепись единицы в следующий разряд не будет произве-

дена.

Эта задача может быть решена включением в цепь передачи сигнала от одной ячейки к другой элемента задержки. Элемент задержки будет задерживать импульс записи единицы в последующую ячейку на время действия тактового импульса.

Однако наличие элементов задержки обусловливает критичность работы схемы в отношении длительности тактовых импульсов. Кроме того, для элементов задерж-

ки, состоящих из реактивных элементовL и С, затруднено интегральное исполне-

ние.

В связи с указанным, разнесение во времени операций считывания и переписи единицы осуществляют схемными средствами, например выполнением ячеек на триггерах с внутренней задержкой (RSt -, JKt -, Dt – триггерах).

При использовании триггеров с внутренней задержкой разделение во вре-

мени операций считывания и переписи единицы выполняется автоматически,

поскольку новое состояние таких триггеров формируется после окончания дей-

ствия тактовых импульсов.

Параллельно-последовательные и реверсивные регистр.ыВ параллельно-

последовательных регистрах сочетаются свойства регистров параллельного и

последовательного действия.

Они позволяют осуществлять запись инфoрмации как в последовательном,

так и параллельном коде, в связи с чем мoгут быть использованы для преобра-

зования кодов из последовательного в параллельный и обратно (рисунок 19.10).

вход параллельного кода

Рисунок 19.10 – Параллельно-последовательный регистр

Для преобразования последовательного кода в параллельный серией тактовых импульсов в регистр записывается информация(число) последовательного кода.

Выходы разрядов регистра при этом представляют ту же информацию в параллель-

ном коде.

Для обратного преобразования информация в регистр вводится по входам -па раллельного кода. Посредством серии тактовых импульсов с выхода последнего разряда регистра информация считывается в последовательном коде.

Реверсивные регистры предназначены для осуществления сдвига кода числа

в сторону как старшего, так и младшего разрядов.

Регистр содержит связи последовательной передачи информации в направле-

нии от младших разрядов к старшим, а также от старших разрядов к младшим. Пря-

мой или обратный сдвиг кода осуществляют управляющим сигналом, вводящим в

действие либо прямую, либо обратную связи между разрядами.

обозначения коммутаторов и ключей следующие: КН – ключи напряжения; КТ – ключи тока; КП – ключи прочие.

В последнюю группу (КП) входят мультиплексоры, селекторы (демультиплек-

соры) и селекторы-мультиплексоры.

Мультиплексор – функциональный узел, осуществляющий операцию пе-

редачи сигнала с одного из своих входов на один выход.

На рисунке 19.12 показаны схема и функциональное обозначение строби-

руемого мультиплексора К155КП7. Структура этого узла описывается следующи-

ми уравнениями:

y1 =Va4a2a1D0 +Va4a2a1D1 +Va4a2a1D2 +Va4a2a1D3 +Va4a2a1D4 +

+Va4a2a1D5 +Va4a2a1D6 +Va4a2a1D7 ; y2 = y1 .

Вход V используется для стробирования и наращивания числа входов муль-

типлексора.

Входы a4, a2 и а1 – адресные. Двоичный код на этих входах определяет, какой сигнал Di, будет передан на выход.

Например, при a4 = 1, a2 = 0, а1 = 1, V = 0 сигнал D5 передается на выход, так как все остальные члены в формуле при этом наборе будут равны нулю, т. е. y1 =D5, a y2 = D5 .