3 Синтез схем комбінаційних цифрових пристроїв
Процес синтезу КЦП (логічного проектування) проводиться по единому алгоритму і складається з трьох етапів:
опис алгоритму роботи схеми, яка розроблюється у вигляді таблиці істинності або у аналітичному вигляді;
мінімізація логічної функції з урахуванням обраного критерію оптимальності;
побудування схеми пристрою по мінімізованій логічній функції.
Найбільш зручно представляти алгоритм роботи цифрових пристроїв у табличний спосіб (у вигляді таблиці істинності). Мінімізацію логічної функції, яку отримуємо у результаті можливо проводити аналітичним методом (метод Квайна) або за допомогою координатних діаграм (діаграми Вейча або Карно). Побудування схеми виконується, як правило, в одному логічному базисі й на основі мікросхем, що вироблені за однією технологією. За необхідністю використання мікросхем, які виконані за різними технологіями необхідно забезпечити виконання певних заходів по узгодженню рівнів сигналів, навантажувальній здатності, а також по забезпеченню необхідної швидкодії.
3.1 Синтез шифраторів
Алгоритм роботи двійкового шифратора приведено у табл. 3.1
Таблиця 3.1 – таблиця істинності двійкового шифратора
№ набору |
Унітарний код |
Двійковий код 1-2-4-8 |
||||||||||||
x9 |
x8 |
x7 |
x6 |
x5 |
x4 |
x3 |
x2 |
x1 |
x0 |
Y3 |
Y2 |
Y1 |
Y0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
4 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
5 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
6 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
7 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
8 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
9 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
Відповідно цієї таблиці можливо записати перемикальні функції для кожної з вихідних функцій Y. Вони будуть мати такий вигляд:
Y0 = x1 ˅ x3 ˅ x5 ˅ x7 ˅ x9
Y1 = x2 ˅ x3 ˅ x6 ˅ x7
Y2 = x4 ˅ x5 ˅ x6 ˅ x7
Y3 = x8 ˅ x9
Видно, що сигнал на кожному з виходів формується з тих вхідних сигналів на яких подано одиницю у цьому розряді відповідного вихідного сигналу. Ці вирази є мінімальними і не підлягають мінімізації і за ними можливо будувати схему. З них видно, що схема буде складатися з чотирьох елементів АБО, по одному на кожний вихід схеми. Схему подано на рис. 3.1.
Рисунок 3.1 – схема двійкового шифратора
На схемі вхідний сигнал x0 не використовується для формування жодного з вихідних сигналів, тому що цьому сигналу відповідає код «немає вхідних сигналів». причиною цього є вимога алгоритму роботи шифратора про обов’язкову наявність сигналу тільки на одному з входів. Це положення було використано для мінімізації апаратних витрат. Для фіксації подавання сигналу нуль – схему необхідно ускладнювати.
Час затримки такого шифратора дорівнює часу затримки одного елементу
Тзатр = τелем