8.2. Ключовий режим роботи біполярних транзисторів

Основою усіх схем імпульсної техніки є ключова схема, яка являє собою транзисторний підсилювальний каскад, що працює у ключовому режимі. Тран­зистор у ключовій схемі (рис. 8.3, а) виконує функцію безконтактного ключа в послідовному колі з резистором R_С та джерелом живлення Е_С. Якість такого ключа визначається здебільшого залишковою напругою на транзисторі в за­мкненому (відкритому) стані, а також залишковим струмом транзистора у ви­мкнутому (закритому) стані.

Аналіз процесів у схемі транзисторного ключа легко проводити графоаналі­тичним методом, скориставшись лінією аб навантаження постійним струмом (рис. 8.3, 6), збудованою на ряді статистичних характе­ристик транзистора при опорі навантаження R та напрузі джерела живлення Е_С. Ключова схема виконана на транзисторі за схемою із ЗЕ.

Рис. 8.3

Якщо робоча точка р не виходить за межі ділянки BF навантажувальної прямої, то такий режим роботи транзистора навивають лінійним або підси­лювальним. При цьому зі зміною вхідного (базового) струму пропорційно змінюється вихідний (колекторний) струм На рис. 8.3, б лінійний режим відзначений як активна область І. Якщо вхідний струм досягне І_Вmах = І_ВНАС (точка В на рис. 8.3, б),то подальше підвищення не призведе до зростання колекторного струму, який досягає струму насичення І_СНАС.

При цьому напруга на колекторі U_СЕНАС невелика (звичайно кілька десятків мілівольт), отже, U_СЕНАС << Е_C, Параметр І_ВНАС називають струмом бази на межі насичення. У режимі насичення на вхід подається відкриваючий позитивний стрибок напруги U_вх(полярність по казана без дужок на рис. 8.3, а), емітерний та колекторний переходи транзистора зміщуються у пря­мому напрямі. Тому умова насичення транзистора, виражена через напругу, має вигляд

U_ВЕ > 0; U_ВС > 0, (8.1)

а транзистор можна зобразити у вигляді замкненого ключа (рис. 8.3, в). Зі схеми видно, що транзистор в режимі насичення можна розглядати як еквіпотенційну точку з однаковими потенціалами всіх електродів. Безперечно, в цьому випадку струми в транзисторі визначаються лише параметрами зовнішніх елементів схе­ми. Умовою насичення транзистора, яка виражена через струм, є нерівність

І_В ≥ І_ВНАС = І_СНАС /h_21Е . (8.2)

При цьому струм колектора в режимі насичення

І_СНАС = (Е_С – |U_СЕНАС |)/R_С ≈ Е_С /R_С (8.3)

визначається лише напругою джерела живлення та опором навантаження і не за­лежить від вибору транзистора. Струм бази в режимі насичення з урахуванням виразу (8.2) має вигляд

(8.4)

Для кількісної оцінки глибини насичення використовують параметр, що називається ступенем насичення,

К_НАС = І_В /І_ВНАС , (8.5)

звідки отримуємо умову насичення з урахуванням нерівності (8.2)

К_НАС ≥ 1. (8.6)

Область насичення ІІ (рис. 8.3, б) розміщується зліва від некерованої ділянки статистичної колекторної характеристики. Для збереження нормального тепло­вого режиму в транзисторі струм І_СНАС не повинен перевищувати максимально

допустимий струм колектора І_Сmах

t_ф = τ_h21Е ln[K_HАC /(К_НАС –1)], (8.7)

τ_h21Е = 1/ω_h21Е = 1/2πƒ_h2ІЕ – стала часу перехідного процесу в транзисторі з ЗЕ; ƒ_h2ІЕ – гранична частота підсилення транзистора. З формули випливає, що тривалість ввімкнення найменша тоді, коли найбільший ступінь насичення К_НАС транзистора або чим більший відкриваючий струм бази І_В. Область від­січки ІІІ (рис. 8.3, б) відповідає закритому стану транзистора, який можна зобра­зити схематично як розімкнений ключ (коло емітера вимкнуте) (рис. 8.3, г). За­критий стан транзистора досягається зміщенням емітерного та колекторного переходів у зворотному напрямі. Тому умову відсічки транзистора можна запи­сати у вигляді

U_ВЕ ≤ 0; U_ВС ≤ 0, (8.8)

У режимі відсічки на вхід підсилювального каскаду подається закриваючий не­гативний стрибок напруги U_вх (на рис. 8.3, а полярність показана в дужках). Коли обидва переходи транзистора зміщені в зворотному напрямі, через них

протікають лише зворотні некеровані струми. При цьому в колекторному колі протікає струм І_С = І_С0, а в базовому – 1_В = – І_С0 , змінюючи напрям. Стру­мом емітера нехтуємо. Напруга на колекторі закритого транзистора.

U_{СЕ відс} = Е_С – І_С0R_С. (8.9)

Виходячи з того, що Е_С >> І_С0R_С, вважаємо, що U_{СЕ відс} дорівнює на­прузі джерела живлення.

Тривалість процесу вмикання транзистора (розімкнення ключа) значною мірою визначається часом розсмоктування надлишкових носіїв заряду в його базі. Коли концентрація надлишкових носіїв більша за глибину насичення транзисторів, то час розсмоктування

t_р = τ_h21Е lnK_HАC (8.10)

можна зменшити, знижуючи ступінь насичення транзистора.

Тривалість процесів вмикання та вимикання транзистора визначає швид­кодію транзистора в ключовому режимі. Головною особливістю ключового режиму (режиму відсічки та насичення) є некерованість колекторного струму транзистора.